Der Markt und eine Reihe aktueller Berichte haben sich gegenüber dem Speichermarkt negativ entwickelt. Die These besagt, dass die Welle der Kapazitätserweiterungen, die um 2027 und 2028 herum ansteht, das Angebot die Nachfrage einholen lässt, die Preise fallen werden und eine Abwertung folgt, wie es das alte zyklische Drehbuch vorsieht.
Ich bin anderer Meinung.
Das bärische Szenario bewertet Speicher immer noch als Rohstoff, und das technologische Terrain unter dieser Annahme verändert sich gerade jetzt. Wenn man den strukturellen Wandel in der Speicherindustrie auf technischer Ebene nachvollzieht, wird klar, dass die Prämisse „dasselbe Standardbauteil, egal wer es herstellt“, auf die sich das Argument für den Zyklusgipfel stützt, immer weniger auf den kommenden Speicher zutrifft.
Im Zentrum dieser Verschiebung steht der HBM-Base-Die.
Der Base-Die wechselt auf einen Logikprozess, Kundenlogikschaltungen wandern in ihn ein (cHBM), und am Ende sitzt der Speicher direkt auf dem Kundenrechen-Die (Memory-on-Logic).
Ich gehe davon aus, dass Speicherunternehmen am Ende dieser Entwicklung von Rohstoffherstellern zu kundenspezifischen Siliziumpartnern werden, und die Art und Weise, wie sich Speicherunternehmen heute bewegen, deutet in diese Richtung. Dieser Artikel erläutert den technischen Hintergrund, die tatsächlichen Schritte in der gesamten Branche und was dieser Wandel für die Umsatzstruktur und Bewertung von Speicher bedeutet. Am Ende werden Sie verstehen, warum ich weiterhin bullish für Speicher bin und warum diese Argumentation auf einem Wandel in der Struktur des Speichergeschäfts selbst beruht.
https://x.com/damnang2/status/2054089498070556846
https://x.com/damnang2/status/2038016806653415929
Inhaltsverzeichnis
- HBM, cHBM und Memory-on-Logic – drei Strukturen unterschieden
- Von cHBM zu Memory-on-Logic – die Reihenfolge, in der sich die Branche bewegt
- Was man im Silicon Valley hört
- Wie sich die Umsatzstruktur von Speicher verändert
- Was aus Anlagesicht zu beachten ist
Haftungsausschluss
Die Zahlen und Zeitpläne in diesem Artikel stammen aus Unternehmensankündigungen, öffentlichen Berichten und veröffentlichten Papieren. Die Interpretation dieser Zahlen und die hier geäußerte Aussicht sind ausschließlich meine eigene Analyse, und nichts davon stellt eine Empfehlung zum Kauf oder Verkauf eines bestimmten Wertpapiers dar. Die Verantwortung für Anlageentscheidungen und deren Ergebnisse liegt beim einzelnen Anleger.
1. HBM, cHBM und Memory-on-Logic – drei Strukturen unterschieden
HBM
HBM (High Bandwidth Memory) stapelt DRAM-Dies acht, zwölf oder sechzehn hoch und verbindet sie vertikal mit TSVs (Through-Silicon Vias). Am unteren Ende des Stapels befindet sich der Base-Die. Er übernimmt die Speichersteuerung, E/A und Testlogik und dient als Tor, das den DRAM-Stapel mit der Außenwelt verbindet. Der fertige HBM-Stapel wird neben der GPU auf einem Silizium-Interposer platziert und über die Verdrahtung des Interposers mit der GPU verbunden. Der Stapel selbst ist 3D, aber da er nebeneinander mit der GPU und nicht darüber liegt, wird die Anordnung als 2.5D bezeichnet. Bei HBM4 ist die Schnittstelle zwischen GPU und Stapel 2.048 Bit breit, und diese Signale verlassen den PHY am Rand des GPU-Dies, überqueren die Interposer-Verdrahtung und gelangen in den Base-Die.
Die DRAM-Kern-Dies darüber sind weitgehend fest in der Struktur, da das Kondensatorarray, das die Daten speichert, den größten Teil ihrer Fläche einnimmt, sodass die einzige Schicht im Stapel, die Logik enthält, der Base-Die unten ist. Jedes Byte, das sich zwischen GPU und Speicher bewegt, passiert diese Schicht, was die Verarbeitungsfähigkeit des Base-Dies zum bestimmenden Faktor für die Bandbreite und Energieeffizienz des gesamten Stapels macht, und diese Last wächst mit jeder Generation. Die Schnittstelle hat sich von 1.024 Bit bei HBM3 auf 2.048 Bit bei HBM4 verdoppelt, die Geschwindigkeit pro Pin ist parallel dazu gestiegen, und die Komplexität der Signalverarbeitung, des Kanalmanagements und des Leistungsmanagements ist mit jedem Schritt gewachsen.
Aus diesem Grund haben Speicherunternehmen zuerst am Base-Die gearbeitet, wenn es um die Verbesserung der HBM-Leistung ging, und der Ausgangspunkt war der Prozess, der zu seiner Herstellung verwendet wurde. Bis HBM3E wurde der Base-Die auf einem DRAM-Prozess gefertigt, dem gleichen wie die DRAM-Dies darüber. Ein DRAM-Prozess ist auf hohe Kondensatordichte spezialisiert, sodass die Platzierung von Logikschaltungen darauf etwas Größeres und Langsameres ergibt als die gleiche Logik, die auf einem Logikprozess aufgebaut ist. Die Arbeit, die der Base-Die leisten muss, wächst mit jeder Generation, und ein DRAM-Prozess kann nicht mithalten, sodass der Base-Die ab HBM4 auf einen Logikprozess umgestellt wird.
SK hynix baut ihn auf TSMCs 12-nm-Prozess und Samsung auf dem 4-nm-Prozess seiner eigenen Foundry, während Micron den Base-Die aus Kostengründen bis HBM4 auf seinem bestehenden DRAM-Prozess belässt und plant, ab HBM4E auf einen TSMC-Logikprozess umzusteigen.
Auch mit dem Prozesswechsel bleibt das Design dieses Base-Dies jedoch Eigentum des Speicherunternehmens, und das Produkt bleibt ein Standardbauteil, das den JEDEC-Spezifikationen entspricht.
cHBM
Die Verlagerung des Base-Dies auf einen Logikprozess beseitigt nicht das Problem, das in der HBM-Struktur steckt. Die GPU-Seite hat chronisch zu wenig Die-Fläche für Berechnungen, und ein Teil dieser knappen Fläche wird von datenbewegenden Schaltungen wie der HBM-Schnittstelle und dem Speichercontroller belegt.
Hier beginnt das Konzept von cHBM (Custom HBM).
Die Idee ist, die Schaltungen auf der GPU-Seite, die mit dem Speicher kommunizieren, in den Base-Die zu verlagern, der direkt unter dem Speicherstapel sitzt. Die GPU verwendet dann die freigewordene Fläche für Berechnungen, und die speicherbezogene Logik läuft direkt dort, wo die Daten gespeichert sind. Wenn man Vorverarbeitung oder Komprimierung an derselben Stelle durchführt, sinkt die Datenmenge, die zur GPU reisen muss, was ebenfalls Strom spart.
Der Haken ist, dass ein JEDEC-Standard-Base-Die der gemeinsame Nenner für jeden Kunden ist, sodass er keinen Raum für eine solche, auf die Architektur eines bestimmten Kunden abgestimmte Verlagerung bietet. Mit anderen Worten: cHBM ist der Ansatz, vom Standard abzuweichen und den Base-Die kundenspezifisch zu gestalten, um den HBM aufzubauen. Als Randnotiz wird in der Branche der konventionelle HBM, der dem Standard folgt, manchmal als sHBM (Standard HBM) bezeichnet.
Es gibt mehrere Möglichkeiten, einen cHBM-Base-Die zu entwerfen. Sie reichen von der Entwicklung durch das Speicherunternehmen nach Kundenspezifikation über einen ASIC-Partner (Application-Specific Integrated Circuit) wie Marvell, der den Base-Die gemeinsam mit den drei Speicherherstellern definiert, bis hin zum direkten Design der Base-Die-Logik durch den Kunden, wie bei NVIDIA.
In jeder Form müssen der Speicherstapel und die Logik als Einheit funktionieren, und die Designspezifikationen oder Schaltungen des Kunden gelangen in den Base-Die, sodass die beiden Seiten keine andere Wahl haben, als zusammenzusitzen und die Spezifikation von der frühesten Entwurfsphase an zu definieren.
Was bedeutet es, dass ein Teil der Schaltungen eines Kunden in den Base-Die integriert wird.
Es bedeutet, dass sich das Geschäftsmodell von Speicher, das lange als Rohstoff galt, von diesem Punkt an zu verschieben beginnt. Ein HBM, der die Schaltungen eines Kunden trägt, ist ein dediziertes Bauteil dieses Kunden und kann nicht woanders verkauft werden, und aus Kundensicht kann Speicher mit eingebetteten eigenen Schaltungen nicht einfach gegen das Produkt eines anderen Lieferanten ausgetauscht werden. Die Rohstoffprämisse, dass jedes Bauteil austauschbar ist, solange die Spezifikation übereinstimmt, gilt ab cHBM nicht mehr.
Memory-on-Logic
Wenn man bei cHBM angelangt ist, sieht der Base-Die weniger wie ein Chip zur Speicherverwaltung und mehr wie der Logikchip des Kunden aus. Die Schnittstelle gehört dem Kunden, ebenso der Controller und die Funktionen, die die verbleibende Fläche füllen. Das wirft eine neue Frage auf. Gibt es einen Grund, einen separaten Base-Die zu bauen. Warum nicht die GPU selbst, den Rechen-Die, an die Stelle des Base-Dies setzen und den Speicher direkt darauf stapeln. Diese Struktur ist Memory-on-Logic. Der Rechen-Die übernimmt alles, was der Base-Die früher getan hat, der Interposer verschwindet, und der Speicherstapel wird in 3D direkt auf dem Rechen-Die gestapelt.
An diesem Punkt ändern sich die physikalischen Bedingungen der Verbindung. Anstatt den HBM-Stapel und die GPU über eine 2.048-Bit-Kantenschnittstelle zu verbinden, verteilen sich die Verbindungspunkte über die gesamte Bonding-Schnittstelle. Vertikale Bonding-Verfahren wie TSV und Hybrid Bonding erhöhen die Verbindungsdichte von Zehntausenden auf Hunderttausende, und die Entfernung, die ein Signal zurücklegt, schrumpft von Millimetern der Interposer-Verdrahtung auf zig Mikrometer in vertikaler Richtung.
Die Bandbreite ändert sich um eine Größenordnung, ebenso die Energie, die zum Bewegen eines Bits benötigt wird. Ein Papier von 2025 des Georgia Tech und SK hynix analysierte eine Memory-on-Logic-Struktur, die den 64-fachen Durchsatz und die dreifache Energieeffizienz von 2.5D erreichen kann. Die Zahlen stammen aus akademischen Modellen und müssen nicht für bare Münze genommen werden, sind aber eine gute Veranschaulichung der Richtung und des Ausmaßes der Verbesserung.
Das ungelöste Problem bei Memory-on-Logic ist die Hitze. Platziert man DRAM auf einem Rechen-Die, der hunderte Watt verbraucht, blockiert der DRAM den Wärmeabfuhrpfad des Rechen-Dies und nimmt selbst diese Hitze auf. Und DRAM, das temperaturempfindlich ist, verkürzt unter Hitze sein Auffrischungsintervall, was die Tür für Leistungseinbußen öffnet. Letztlich wird die Lösung dieses Hitzeproblems wahrscheinlich die größte einzelne Variable sein, die den Erfolg von Memory-on-Logic bestimmt.
Die Geschichte beginnt also nicht mit dem gesamten HBM, sondern mit einem einzelnen Die am unteren Ende des Stapels.
Dieser Base-Die wechselt von einem DRAM-Prozess zu einem Logikprozess (HBM4), Kundenlogik wandert in ihn ein (cHBM), und schließlich wird die Position des Base-Dies vom Rechen-Die des Kunden eingenommen (Memory-on-Logic).
Dieser Fortschritt muss jedoch nicht als linearer Generationswechsel verstanden werden. cHBM ist der realistischste Kommerzialisierungspfad für die nächsten Jahre, während Memory-on-Logic eine radikalere Struktur ist, die erst dann zum Mainstream wird, wenn die Hitze- und Ausbeuteprobleme gelöst sind. Anstatt dass eines das andere sofort ersetzt, werden die beiden Strukturen wahrscheinlich für einige Zeit parallel eingesetzt, abhängig vom Leistungsbudget, der Arbeitslast und den Verpackungskosten des Kunden.
Je näher der Base-Die an das Silizium des Kunden rückt, desto näher rückt das Speichergeschäft an ein kundenspezifisches Siliziumgeschäft, und….
Ich denke, genau das ist der Punkt, den der Markt noch nicht richtig in Bezug auf das Aufwärtspotenzial im Speichergeschäft erfasst hat.
Die drei Speicherhersteller werden immer noch als zyklische Aktien bewertet, die sich auf Bit-Wachstum und ASP bewegen, und die Änderungen der Umsatz- und Margenstruktur, die der kundenspezifische Übergang mit sich bringen wird, haben sich noch nie in den gemeldeten Zahlen gezeigt, sodass sie keine Gelegenheit hatten, in Bewertungsmodellen berücksichtigt zu werden. So bedeutend ist diese Veränderung, und wie genau sich das Geschäftsmodell und die Umsatzstruktur ändern, wird im Folgenden ausführlich behandelt.
2. Von cHBM zu Memory-on-Logic – die Reihenfolge, in der sich die Branche bewegt
cHBM ist bereits auf Produkt-Roadmaps sichtbar. Die Anwendung von cHBM taucht immer wieder für die NVIDIA-Feynman-Generation auf, die für 2028 geplant ist, obwohl NVIDIA die Details nicht offiziell bestätigt hat, daher ist es besser, dies als einen wichtigen Punkt zu betrachten, den man für diese Generation im Auge behalten sollte, denn als eine etablierte Tatsache. Samsung, SK hynix und Micron haben alle kundenspezifisches HBM auf ihren offiziellen Roadmaps platziert, und Marvell hat angekündigt, gemeinsam mit den drei Speicherherstellern eine kundenspezifische HBM-Architektur zu entwickeln. Die Verlagerung von kundenspezifischen Base-Dies an die Stelle von Standard-Base-Dies hat bereits die Ausführungsphase erreicht.
Während sich cHBM auf den Roadmaps festsetzt, hat die nächste Stufe, Memory-on-Logic, einen eigenen Fall mit einem offengelegten Produktionszeitplan hervorgebracht.
Das ist Qualcomms HBC (High Bandwidth Compute), das auf dem Investorentag im Juni 2026 vorgestellt wurde.
Es ist noch kein Produkt auf dem Markt. Der AI250-Beschleuniger mit HBC Gen1 soll Mitte 2027 auf den Markt kommen, mit Gen2 auf der Folgeroadmap. HBC gehört zur Familie der Memory-on-Logic, aber der Speicher ist LPDDR (Low Power DDR) und nicht HBM, und der Die unter dem Stapel ist ein dedizierter Near-Memory-Beschleuniger und nicht die GPU selbst.
Betrachten Sie die Struktur. Qualcomm hat den AI-Beschleuniger vom SoC getrennt. Es stapelt einen LPDDR-Stapel auf dem getrennten Beschleuniger-Die und verbindet sie mit TSVs. Diese HBC-Einheit und der SoC sitzen nebeneinander auf einem gewöhnlichen organischen Substrat. Es gibt keinen Silizium-Interposer und keine 2.5D-Advanced-Packaging wie CoWoS. Das Design soll zwei Engpässe gleichzeitig umgehen: die HBM-Versorgungsknappheit und die Knappheit an Advanced-Packaging-Kapazitäten.
Qualcomm hat sich für LPDDR entschieden, um Kapazität und Leistung zu optimieren. LPDDR ist eine DRAM-Familie, die für niedrigen Stromverbrauch ausgelegt ist, daher ist die Leistungsaufnahme pro Stapel gering und sie eignet sich für die Kapazitätserweiterung. Qualcomms Antwort auf das Hitzeproblem von Memory-on-Logic liegt genau hier. Anstelle der heißen GPU selbst setzt es einen stromsparenden dedizierten Beschleuniger darunter und verwendet auch für den Speicher stromsparendes LPDDR, sodass das Ganze innerhalb des thermischen Budgets bleibt.
Qualcomm gibt die sechsfache Bandbreite pro Watt im Vergleich zu HBM und die 200-fache Kapazität pro Watt im Vergleich zu On-Chip-SRAM an. Die genannten Zahlen werden ein detailliertes Whitepaper und echte Hardware zur Überprüfung benötigen, aber Bewegung auf Kundenseite ist bereits sichtbar.
Humain aus Saudi-Arabien hat AI250-Racks mit HBC Gen1 in seine Einsatzpläne aufgenommen, und laut Berichten sprach auch Microsofts Nadella über den Einsatz von Qualcomm HBC in Azure-Rechenzentren. Dass ein Produkt, das noch ein Jahr vor der Markteinführung steht, bereits die Namen eines großen Infrastrukturkunden und eines Hyperscalers in Umlauf hat, ist selbst ein Beweis für die Nachfrage nach dieser Struktur.
Qualcomm ist nicht der einzige, der sich in Richtung Memory-on-Logic bewegt.
Es gab Berichte, dass SK hynix seit 2023 mit mehreren Fabless-Unternehmen, darunter NVIDIA, eine Methode zum direkten Stapeln von HBM auf einem Prozessor diskutiert habe, und ein Fertigungsansatz des Bondens von Speicher auf einen Logik-Wafer unter Verwendung von TSMCs Wafer-Bonding tauchte daneben auf.
Das taiwanische ASIC-Designhaus GUC hat DoL (DRAM-on-Logic) vorgeschlagen, bei dem ein bis vier Lagen DRAM auf Logik platziert werden. Ob das, was oben drauf kommt, LPDDR oder ein HBM-artiger DRAM-Stapel ist, und ob die Logik darunter ein dedizierter Beschleuniger oder die GPU selbst ist, variiert von Fall zu Fall, aber die Richtung ist in jedem Fall dieselbe: Speicher rückt stetig näher an die Logik heran, bis er schließlich darauf sitzt.
Und wie erwähnt bedeutet Speicher, der auf Logik sitzt, dass Speicher eins mit dem Chip eines bestimmten Kunden wird.
Am Ende dieser Entwicklung von cHBM zu Memory-on-Logic verwandelt sich das Speichergeschäft allmählich in ein kundenspezifisches Siliziumgeschäft, und was man im Silicon Valley in letzter Zeit hört, deutet darauf hin, dass die Veränderung bereits auf organisatorischer Ebene begonnen hat.
Was ist also aus Anlagesicht wichtig.
Es geht darum, wie sich diese Verschiebung hin zu Speicherunternehmen, die zu kundenspezifischen Siliziumunternehmen werden, auf ihre Umsatzstruktur auswirkt, wo entlang der Lieferkette der Gewinn wandert und wie man den Fortschritt verfolgen kann. Das sind die Dinge, auf die man sich konzentrieren sollte. Was folgt, behandelt sie im Detail.
Damnangs Substack ist eine leserunterstützte Publikation. Um neue Beiträge zu erhalten und meine Arbeit zu unterstützen, erwägen Sie, ein kostenloses oder kostenpflichtiges Abonnement zu werden.
3. Was man im Silicon Valley hört
Es gibt noch einen weiteren Beweis dafür, dass Memory-on-Logic ein echter Trend ist.
Der vollständige Artikel ist auf Substack verfügbar.
Bitte beziehen Sie sich auf den untenstehenden Link.
