El mercado y varios informes recientes se han vuelto negativos con respecto a la memoria. La tesis sostiene que la ola de nuevas capacidades que llegará alrededor de 2027 y 2028 permitirá que la oferta alcance a la demanda, los precios caerán y se producirá una desvalorización, tal como dicta el guion cíclico tradicional.
No estoy de acuerdo con esa visión.
El argumento bajista sigue considerando la memoria como un commodity, y el terreno tecnológico sobre el que se asienta esa suposición está cambiando ahora mismo. Si se rastrea el cambio estructural que se está produciendo en la industria de la memoria a nivel de ingeniería, queda claro que la premisa de "la misma pieza estándar independientemente de quién la fabrique", en la que se apoya el argumento del pico del ciclo, se aplica cada vez menos a la memoria que está por venir.
En el centro de este cambio se encuentra la base die de HBM.
La base die pasa a un proceso lógico, los circuitos del cliente se integran en ella (cHBM) y, al final, la memoria se sitúa directamente sobre el chip de cómputo del cliente (memoria-sobre-lógica).
Espero que, al final de esta evolución, las empresas de memoria pasen de ser fabricantes de commodities a convertirse en socios de silicio personalizado, y la forma en que se están moviendo las empresas de memoria hoy en día apunta en esa dirección. Este artículo explica los antecedentes técnicos, los movimientos reales que se están produciendo en toda la industria y lo que este cambio significa para la estructura de ingresos y la valoración de la memoria. Al final, comprenderá por qué sigo siendo optimista con respecto a la memoria y por qué ese razonamiento se basa en un cambio en la estructura del propio negocio de la memoria.
https://x.com/damnang2/status/2054089498070556846
https://x.com/damnang2/status/2038016806653415929
Índice de contenidos
- HBM, cHBM y memoria-sobre-lógica: tres estructuras diferenciadas
- De cHBM a memoria-sobre-lógica: el orden en que se mueve la industria
- Lo que se escucha en Silicon Valley
- Cómo cambia la estructura de ingresos de la memoria
- Qué observar desde una perspectiva de inversión
Aviso legal
Las cifras y los plazos en este artículo se extraen de anuncios de empresas, informes públicos y artículos publicados. La interpretación de esas cifras y las perspectivas aquí expresadas son enteramente de mi propio análisis, y nada de lo aquí contenido constituye una recomendación de compra o venta de ningún valor específico. La responsabilidad de las decisiones de inversión y sus resultados recae en el inversor individual.
1. HBM, cHBM y memoria-sobre-lógica: tres estructuras diferenciadas
HBM
HBM (High Bandwidth Memory) apila obleas de DRAM de ocho, doce o dieciséis capas y las conecta verticalmente con TSV (Through-Silicon Vias). En la parte inferior de la pila se encuentra la base die. Esta se encarga del control de la memoria, la E/S y la lógica de prueba, y actúa como puerta de enlace que conecta la pila de DRAM con el mundo exterior. La pila de HBM terminada se coloca junto a la GPU en un interposer de silicio y se conecta a la GPU a través del cableado del interposer. La pila en sí es 3D, pero debido a que se encuentra lado a lado con la GPU en lugar de sobre ella, la disposición se denomina 2.5D. En HBM4, la interfaz entre la GPU y la pila tiene un ancho de 2,048 bits, y esas señales salen del PHY en el borde del dado de la GPU, cruzan el cableado del interposer y pasan a la base die.
Los núcleos de DRAM superiores son en gran medida fijos en su estructura, ya que la matriz de condensadores que almacena los datos ocupa la mayor parte de su área, por lo que la única capa en la pila que contiene lógica es la base die en la parte inferior. Cada byte que se mueve entre la GPU y la memoria pasa a través de esta capa, lo que convierte la capacidad de procesamiento de la base die en el factor determinante del ancho de banda y la eficiencia energética de toda la pila, y esa carga aumenta con cada generación. La interfaz se ha duplicado de 1,024 bits en HBM3 a 2,048 bits en HBM4, la velocidad por pin ha aumentado junto con ello, y la complejidad del procesamiento de señales, la gestión de canales y la gestión de energía ha aumentado con cada paso.
Por esta razón, las empresas de memoria han trabajado primero en la base die para mejorar el rendimiento de HBM, y el punto de partida fue el proceso utilizado para fabricarla. Hasta HBM3E, la base die se fabricaba con un proceso de DRAM, el mismo que los dies de DRAM superiores. Un proceso de DRAM está especializado para una alta densidad de condensadores, por lo que colocar circuitos lógicos en él produce algo más grande y más lento que la misma lógica construida con un proceso lógico. El trabajo que debe realizar la base die crece con cada generación, y un proceso de DRAM no puede seguir el ritmo, por lo que a partir de HBM4, la base die comenzó a migrar a un proceso lógico.
SK hynix la construye en el proceso de 12nm de TSMC y Samsung en el proceso de 4nm de su propia fundición, mientras que Micron mantiene la base die en su proceso de DRAM existente hasta HBM4 por razones de coste y planea migrar a un proceso lógico de TSMC a partir de HBM4E.
Sin embargo, incluso con el cambio de proceso, el diseño de esta base die sigue perteneciendo a la empresa de memoria, y el producto sigue siendo una pieza estándar que cumple con las especificaciones JEDEC.
cHBM
Mover la base die a un proceso lógico no elimina el problema inherente a la estructura de HBM. El lado de la GPU adolece crónicamente de falta de área de silicio para el cómputo, y parte de esa escasa área está ocupada por circuitos de movimiento de datos, como la interfaz HBM y el controlador de memoria.
Aquí es donde comienza el concepto de cHBM (custom HBM).
La idea es trasladar los circuitos del lado de la GPU que se comunican con la memoria hacia la base die, que se encuentra directamente debajo de la pila de memoria. La GPU dedica entonces el área liberada al cómputo, y la lógica relacionada con la memoria se ejecuta justo debajo de donde se almacenan los datos. Si se realiza el preprocesamiento o la compresión en ese mismo punto, el volumen de datos que debe viajar a la GPU se reduce, lo que también ahorra energía.
El inconveniente es que una base die estándar JEDEC es el denominador común para todos los clientes, por lo que no tiene espacio para este tipo de reubicación adaptada a la arquitectura de un cliente específico. En otras palabras, cHBM es el enfoque de alejarse del estándar y diseñar la base die de forma personalizada para construir el HBM. Como nota al margen, la industria a veces se refiere al HBM convencional que sigue el estándar como sHBM (standard HBM).
Hay varias formas de diseñar una base die cHBM. Van desde que la empresa de memoria la diseñe según las especificaciones del cliente, hasta que un socio de ASIC (Application-Specific Integrated Circuit) como Marvell defina la base die conjuntamente con los tres fabricantes de memoria, pasando porque el cliente diseñe directamente la lógica de la base die, como hace NVIDIA.
En todas las formas, la pila de memoria y la lógica deben operar como una sola unidad, y las especificaciones de diseño o los circuitos del cliente entran en la base die, por lo que ambas partes no tienen más remedio que trabajar juntas y definir la especificación desde la etapa más temprana del diseño.
¿Qué significa que una parte de los circuitos de un cliente se diseñe dentro de la base die?
Significa que el modelo de negocio de la memoria, considerado durante mucho tiempo un commodity, comienza a cambiar a partir de este punto. Un HBM que lleva los circuitos de un cliente es una pieza dedicada a ese cliente y no se puede vender a otro, y desde el lado del cliente, la memoria con sus propios circuitos integrados no se puede cambiar fácilmente por el producto de otro proveedor. La premisa del commodity de que la pieza de cualquiera es intercambiable siempre que la especificación coincida ya no se aplica a partir de cHBM.
Memoria-sobre-lógica
Cuando se llega a cHBM, la base die se parece menos a un chip para gestionar memoria y más al chip lógico del cliente. La interfaz pertenece al cliente, también el controlador, y también las funciones que llenan el área restante. Esto plantea una nueva pregunta. ¿Hay alguna razón para construir una base die separada? ¿Por qué no colocar la GPU propiamente dicha, el dado de cómputo, en la posición de la base die y apilar la memoria directamente sobre ella? Esa estructura es la memoria-sobre-lógica. El dado de cómputo absorbe todo lo que solía hacer la base die, el interposer desaparece y la pila de memoria se apila en 3D directamente sobre el dado de cómputo.
En este punto, las condiciones físicas de la conexión cambian. En lugar de unir la pila de HBM y la GPU a través de una interfaz de borde de 2,048 bits, los puntos de conexión se extienden por toda la interfaz unida. Los métodos de unión vertical, como TSV y la unión híbrida, aumentan la densidad de conexión de decenas de miles a cientos de miles, y la distancia que recorre una señal se reduce de los milímetros del cableado del interposer a decenas de micrómetros en la dirección vertical.
El ancho de banda cambia en un orden de magnitud, y también la energía necesaria para mover un bit. Un artículo de 2025 de Georgia Tech y SK hynix analizó una estructura de memoria-sobre-lógica con capacidad para 64 veces el rendimiento y tres veces la eficiencia energética de 2.5D. Las cifras son modelos académicos y no deben tomarse al pie de la letra, pero son una buena ilustración de la dirección y la magnitud de la mejora.
El problema no resuelto de la memoria-sobre-lógica es el calor. Colocar DRAM sobre un dado de cómputo que disipa cientos de vatios significa que la DRAM bloquea la ruta de escape térmico del dado de cómputo mientras absorbe ese calor. Y la DRAM, que es sensible a la temperatura, ve acortado su intervalo de refresco bajo el calor, lo que abre la puerta a una degradación del rendimiento. Al final, la forma en que se resuelva este problema del calor probablemente será la variable más importante que determine el éxito de la memoria-sobre-lógica.
La historia hasta ahora no comienza con HBM en su conjunto, sino con un solo dado en la parte inferior de la pila.
Esa base die pasa de un proceso de DRAM a un proceso lógico (HBM4), la lógica del cliente se introduce en ella (cHBM) y, finalmente, la posición de la base die es ocupada por el dado de cómputo del cliente (memoria-sobre-lógica).
Sin embargo, esta progresión no debe leerse como un reemplazo generacional lineal. cHBM es la vía de comercialización más realista para los próximos años, mientras que la memoria-sobre-lógica es una estructura más radical que llegará a la corriente principal solo cuando se resuelvan los problemas de calor y rendimiento. Más que una sustitución inmediata de una por la otra, es probable que ambas estructuras se adopten en paralelo durante algún tiempo, dependiendo del presupuesto de energía del cliente, la carga de trabajo y el costo del empaquetado.
Cuanto más se acerque la base die al silicio del cliente, más se acercará el negocio de la memoria a un negocio de silicio personalizado, y….
Creo que este es precisamente el punto que el mercado aún no ha comprendido adecuadamente sobre el potencial alcista del negocio de la memoria.
Los tres fabricantes de memoria todavía se valoran como acciones cíclicas que se mueven según el crecimiento de bits y el precio de venta promedio, y los cambios en la estructura de ingresos y márgenes que producirá la transición a lo personalizado nunca han aparecido en las cifras reportadas, por lo que no han tenido la oportunidad de reflejarse en los modelos de valoración. Así de significativo es este cambio, y exactamente cómo cambian el modelo de negocio y la estructura de ingresos se cubre en detalle a continuación.
2. De cHBM a memoria-sobre-lógica: el orden en que se mueve la industria
cHBM ya es visible en las hojas de ruta de productos. La aplicación de cHBM sigue apareciendo para la generación NVIDIA Feynman prevista para 2028, aunque NVIDIA no ha confirmado oficialmente los detalles, por lo que es mejor tratar esto como un punto clave a observar para esa generación que como un hecho establecido. Samsung, SK hynix y Micron han incluido HBM personalizado en sus hojas de ruta oficiales, y Marvell ha anunciado que está co-desarrollando una arquitectura HBM personalizada con los tres fabricantes de memoria. El cambio de las bases die estándar a las específicas del cliente ya ha entrado en la fase de ejecución.
Mientras cHBM se asienta en las hojas de ruta, la siguiente etapa, la memoria-sobre-lógica, ya ha producido su propio caso con un cronograma de producción revelado.
Ese es el HBC (High Bandwidth Compute) de Qualcomm, presentado en su Día del Inversor de junio de 2026.
Todavía no es un producto en el mercado. Se espera que el acelerador AI250 que incorpora HBC Gen1 se lance a mediados de 2027, con Gen2 en la hoja de ruta posterior. HBC pertenece a la familia de memoria-sobre-lógica, pero la memoria es LPDDR (Low Power DDR) en lugar de HBM, y el dado colocado debajo de la pila es un acelerador de proximidad a memoria dedicado en lugar de la GPU propiamente dicha.
Considere la estructura. Qualcomm separó el acelerador de IA del SoC. Apila una pila de LPDDR sobre el dado acelerador separado y los conecta con TSV. Esta unidad HBC y el SoC se colocan uno al lado del otro en un sustrato orgánico ordinario. No hay interposer de silicio, ni empaquetado avanzado 2.5D como CoWoS. El diseño está pensado para sortear dos cuellos de botella a la vez: la escasez de suministro de HBM y la escasez de capacidad de empaquetado avanzado.
Qualcomm eligió LPDDR por capacidad y potencia. LPDDR es una familia de DRAM diseñada para bajo consumo, por lo que la carga de energía por pila es pequeña y se presta a la expansión de capacidad. La respuesta de Qualcomm al problema del calor de la memoria-sobre-lógica está aquí mismo. En lugar de la GPU caliente, coloca un acelerador dedicado de bajo consumo debajo, y también utiliza LPDDR de bajo consumo para la memoria, por lo que todo encaja dentro del presupuesto térmico.
Qualcomm afirma seis veces el ancho de banda por vatio de HBM y 200 veces la capacidad por vatio de SRAM en chip. Las cifras declaradas necesitarán un documento técnico detallado y hardware real para verificarse, pero ya ha aparecido movimiento en el lado del cliente.
La empresa saudí Humain ha incluido racks AI250 con HBC Gen1 en sus planes de implementación, y según informes, Nadella de Microsoft también habló de implementar HBC de Qualcomm en los centros de datos de Azure. El hecho de que un producto que aún falta un año para su lanzamiento ya tenga los nombres de un gran cliente de infraestructura y un hiperescalador circulando a su alrededor es en sí mismo una prueba de la demanda de esta estructura.
Qualcomm no es la única que se mueve hacia la memoria-sobre-lógica.
Hubo informes de que SK hynix había estado discutiendo, desde 2023, un método para apilar HBM directamente sobre un procesador con varias empresas sin fábrica, incluida NVIDIA, y junto a ello surgió un enfoque de fabricación para unir memoria sobre una oblea lógica utilizando la unión de obleas de TSMC.
La empresa taiwanesa de diseño ASIC GUC ha propuesto DoL (DRAM-on-Logic), colocando de una a cuatro capas de DRAM sobre lógica. Si lo que se coloca encima es LPDDR o una pila de DRAM estilo HBM, y si la lógica debajo es un acelerador dedicado o la GPU propiamente dicha, varía de un caso a otro, pero la dirección es la misma en todos: la memoria se acerca cada vez más a la lógica hasta que finalmente se sitúa sobre ella.
Y como se ha señalado, que la memoria se sitúe sobre la lógica significa que la memoria se convierte en un solo cuerpo con el chip de un cliente específico.
Al final de esta progresión de cHBM a memoria-sobre-lógica, el negocio de la memoria se convierte gradualmente en un negocio de silicio personalizado, y lo que se ha escuchado últimamente en Silicon Valley sugiere que el cambio ya ha comenzado a nivel organizativo.
Entonces, ¿qué es lo importante desde una perspectiva de inversión?
Es cómo este cambio hacia que las empresas de memoria se conviertan en empresas de silicio personalizado altera su estructura de ingresos, hacia dónde se mueve el beneficio a lo largo de la cadena de suministro y qué hay que seguir para rastrear la progresión. Estas son las cosas en las que hay que centrarse. Lo que sigue a continuación las cubre en detalle.
Damnang’s Substack es una publicación de apoyo a los lectores. Para recibir nuevas publicaciones y apoyar mi trabajo, considera convertirte en suscriptor gratuito o de pago.
3. Lo que se escucha en Silicon Valley
Hay una prueba más de que la memoria-sobre-lógica es una tendencia real.
El artículo completo está disponible en Substack.
Consulte el siguiente enlace.
