Vor ein paar Tagen sagte der Vorsitzende der SK Group, dass Kunden das 4- bis 5-fache der derzeitigen Liefermenge nachfragen, die Wafer-Produktion sich aber bis 2030 nur verdoppeln werde.
Das hat mich neugierig gemacht, und ich wollte prüfen, ob diese Rechnung wirklich aufgeht. Das Ganze ist nur aus Spaß, aber ich werde versuchen, die Mathematik und Annahmen so realistisch wie möglich zu halten (Bären werden es trotzdem hassen, aber so ist es nun mal) und ein Modell von Grund auf erstellen.
Zuerst sprechen wir über das aktuelle Angebot und wie es sich in den nächsten 4 Jahren voraussichtlich entwickeln wird (und entwickeln könnte).
Bis Ende 2026 werden die Big 4 eine DRAM-Kapazität von rund 2 Millionen WPM haben. Ich erwarte, dass diese bis 2030 auf 4,8 Millionen WPM anwächst, hauptsächlich bestehend aus 1a/1b/1c/1d. 0a wird voraussichtlich Ende 2030 oder 2031 auf den Markt kommen.
Samsung
Samsung wird Ende 2026 eine DRAM-Kapazität von rund 720.000 WPM haben.
Samsung wird bis 2027 rund 70.000 WPM (150.000 WPM Gesamtkapazität) in P4 hinzufügen. P5 und P6/P5 Fab 2 sind Mega-Fabs mit einer Nennkapazität von 300.000 WPM, die sowohl DRAM als auch NAND unterstützen. Samsung wird wahrscheinlich ein Verhältnis von 2:1 DRAM/HBM zu NAND haben, also 200.000 WPM für DRAM und 100.000 WPM für NAND. P5 wird bis 2028 oder Anfang 2029 vollständig hochgefahren sein. P6/P5 Fab 2 wird bis 2029 oder Anfang 2030 vollständig hochgefahren sein. Samsungs Yongin Fab 1 wird bis 2030 eine DRAM-Kapazität von rund 150.000-200.000 WPM haben. Ich erwarte, dass Samsung und die koreanische Regierung die Entwicklung der Southwest/Gwangju Fab 1 Phase 1 beschleunigen und bis 2030 mindestens 60.000 WPM Kapazität haben werden. Ich erwarte, dass Samsung von 2027 bis 2030 rund 680.000-730.000 WPM an DRAM-Kapazität hinzufügt und damit seine gesamte DRAM-Kapazität auf 1,40-1,45 Millionen WPM bringt.
SK Hynix
SK Hynix wird Ende 2026 eine DRAM-Kapazität von rund 590.000 WPM haben.
SK Hynix wird rund 50.000 WPM (insgesamt 90.000) in M15X hinzufügen. Ihre Yongin Y1 Mega-Fab wird 6 Reinräume haben, die jeweils 60.000 WPM DRAM-Kapazität unterstützen. Ich erwarte, dass sie die Entwicklung der Yongin Y2 Mega-Fab beschleunigen und bis 2030 mindestens 2 Reinräume fertig haben werden (jeweils 60.000 WPM Kapazität). Ich erwarte auch, dass SK Hynix und die koreanische Regierung die Southwest/Gwangju Fab 1 Phase 1 beschleunigen und bis 2030 mindestens 60.000 WPM Kapazität haben werden. Ich erwarte, dass SK Hynix bis 2030 rund 590.000 WPM hinzufügt und die Gesamtkapazität damit im Wesentlichen auf 1,18 Millionen WPM verdoppelt.
Micron
Micron wird Ende 2026 eine DRAM-Kapazität von rund 375.000 WPM haben.
Micron wird die Hiroshima Fab auf 150.000 WPM und die Manassas (Legacy D1a) auf 30.000 WPM hochfahren. Microns Idaho Fab 1 wird rund 80.000 WPM DRAM-Kapazität haben, und Idaho Fab 2 wird ebenfalls rund 80.000 WPM DRAM-Kapazität haben. Die PSMC Tongluo Fab 1 wird rund 45.000 WPM hinzufügen, und Fab 2 wird weitere 40.000-45.000 WPM hinzufügen. Ich erwarte, dass sie die Entwicklung der New York Mega-Fab beschleunigen und bis 2030 mindestens 2 Reinräume fertig haben werden, die jeweils 50.000 WPM beitragen. Micron wird bis 2030 rund 400.000-405.000 WPM Kapazität hinzufügen und eine gesamte DRAM-Kapazität von rund 775.000-780.000 WPM haben.
CXMT & China
CXMT wird Ende 2026 eine DRAM-Kapazität von rund 350.000 WPM haben.
China ist viel schwieriger zu modellieren und hat das Potenzial, die meiste Kapazität hinzuzufügen, vor allem, weil die Bauzeit für Reinräume bei etwa 12 Monaten liegt, verglichen mit 21-24 Monaten im Rest der Welt. Kapital ist für CXMT und YMTC kein Problem. Da der ROI einer Speicherfabrik jetzt so hoch ist, ist die Finanzierung extrem einfach, da Banken und verschiedene staatliche Fonds einsteigen. Die Sache wird auch dadurch komplizierter, dass die chinesische Regierung CXMT zwingt, seine DRAM-Technologie an JHICC, Swaysure und YTMCs Tochtergesellschaft XMC zu übertragen, um den Mangel zu lindern. Swaysure hat gerade den Bau seiner 140.000 WPM in Shenzhen abgeschlossen, und JHICs Jinjiang Fab hat genügend Reinraumfläche für 120.000 WPM. Allerdings wird nur Phase 1 (60.000 WPM) bis Ende 2026 abgeschlossen sein, mit eingebauten Geräten. YMTC wird in Wuhan Fab 3 rund 50.000 WPM DRAM-Kapazität haben. Ehrlich gesagt ist die größte Einschränkung für China die Verfügbarkeit von Lithografie-Werkzeugen, wenn es um die Skalierung der Kapazität geht. Wenn der MATCH Act verabschiedet wird und DUV-Verkäufe verboten werden, wird dies die Speichererweiterungspläne von CXMT und China durchkreuzen. Aber SMEE DUVi wurde letztes Jahr an CXMT und SMIC ausgeliefert, und der Betatest ist fast abgeschlossen, wobei die Massenproduktion ab Ende 2026 oder Anfang 2027 beginnt. Yuliangsheng/SiCarriers DUVi soll 2028 in die Massenproduktion gehen. Ich erwarte nicht, dass die Lithografie nach 2028 ein limitierender Faktor für Logik (5nm/7nm+) und Speicher (D1a/D1b/D1z) sein wird, aber der MATCH Act kann kurzfristige Pläne sicherlich durchkreuzen. Citrini Research hat vor ein paar Tagen einen großartigen Bericht über chinesische Speicher veröffentlicht (Citrini.com). Schaut es euch an.
Vor diesem Hintergrund wird mein China-Modell eine große Spanne aufweisen. Mindestens wird erwartet, dass CXMT auf Hefei Fab 3 (100.000 WPM) expandiert und vielleicht sogar eine Fab 4 (100.000 WPM) entwickelt. Die Shanghai Fab soll bis 2030 von 50.000 auf 400.000 erweitert werden (es kursieren Gerüchte über 600.000 WPM). Die Beijing Fab soll auf 200.000 WPM erweitert werden (es kursieren Gerüchte über 400.000 WPM). 600.000 WPM in Shanghai und 400.000 WPM in Peking werden weitgehend von der chinesischen Computernachfrage und der HBM-Reife von CXMT abhängen. CXMT entwickelt eine neue F&E-Linie, die etwa 50.000 WPM an aggregierter Kapazität in Hefei Fab 1 und Fab 2 freisetzen wird. CXMT kann potenziell 600.000-1,1 Millionen WPM an DRAM-Kapazität hinzufügen und eine Gesamtkapazität von rund 950.000-1,45 Millionen WPM haben. Der Großteil dieser Kapazität wird zwar bei D1a, D1b und vielleicht rund 100.000-150.000 WPM bei D1c mit Hilfe von 3D-DRAM liegen. YMTC hat Pläne bis Fab 8 und bringt schnell weitere Reinräume online (siehe den Citrini.com Artikel für weitere Informationen). Ich erwarte, dass sie eine weitere 50.000 WPM DRAM-Anlage bauen werden, aber das Aufwärtspotenzial zu bestimmen ist extrem schwierig. YMTCs DRAM-Kapazität wird wahrscheinlich 200.000 WPM erreichen. Swaysure und JHICC haben die Unterstützung von Huawei und beliefern Huawei direkt mit DRAM. Huawei hat große Anreize zu investieren. Mindestens werden sie bis 2030 eine DRAM-Kapazität von 260.000 WPM haben. Das Aufwärtspotenzial ist schwer zu bestimmen, da SiCarrier/Yuliangsheng auch ein integrierter WFE-Hersteller ist, sodass sie weniger empfindlich auf WFE-Knappheit reagieren.
Nachfrage
Wenn man alle Kapazitäten zusammenzählt, kommt man auf rund 4,8 Millionen WPM (Basis-Szenario) an DRAM-Kapazität. Es könnte bis zu 5,68 Millionen gehen, wenn China völlig uneingeschränkt ist und die HBM-Roadmap von CXMT gut umgesetzt wird. Elons Terafab, Samsungs und SK Hynix' Investitionen in den USA sind nicht enthalten. Ich persönlich glaube, dass sich ihre US-Investitionen eher auf HBM-Packaging als auf Speicher-Fabs konzentrieren werden, im Austausch für keine Zölle auf Halbleiter aus Korea. HBM-Wafer werden aus Korea kommen, in ihrer Packaging-Anlage in den USA gestapelt und an TSMCs Arizona-Anlage geschickt.
Jetzt kommt der lustige Teil. Es wird erwartet, dass der Verkauf von Beschleunigern bis 2030 30 Millionen Einheiten erreicht. Ich erwarte, dass 15 Millionen Beschleuniger durchschnittlich 1 TB HBM4e haben und weitere 15 Millionen Beschleuniger durchschnittlich 1,5 TB HBM5. Der Gesamtbedarf wird 15 EB an HBM4e und 22,5 EB an HBM5 betragen. Agentic CPUs (Head-Node + Standalone) werden voraussichtlich ein 1:1 CPU:GPU-Verhältnis erreichen und etwa 2,5 TB DDR6-Speicher pro CPU haben. Das wird etwa 75 EB an Nachfrage sein. Der Verkauf von allgemeinen Cloud/IaaS-CPUs wird ebenfalls auf 25 Millionen pro Jahr wachsen (von 20 Millionen im Jahr 2026). Sie werden durchschnittlich 1 TB DDR6-Speicher haben und etwa 25 EB an Nachfrage ausmachen. Die Verbraucher-DRAM-Nachfrage liegt 2026 bei etwa 17-18 EB. Ich erwarte, dass sie bis 2030 auf 20 EB anwächst (obwohl dieses Wachstumsniveau bedeutet, dass KI-PCs/Smartphones nicht durchgestartet sind, werden sie um das Angebot von KI-Rechenzentren kämpfen müssen. Ich glaube nicht, dass sie gewinnen werden). Wir haben also eine Gesamtnachfrage von 157,5 EB (75 EB + 25 EB + 22,5 EB + 15 EB + 20 EB) bis 2030.
Wie Sie sehen können, habe ich keine DRAM-Nachfrage für physische KI (Humanoide und autonome Autos) modelliert. Selbst wenn meine Schätzungen für Rechenzentren und KI-Nachfrage zu hoch sind (was sie nicht sind), wird dies durch die physische KI-Nachfrage ausgeglichen. ASMLs DRAM-Nachfrageprognose für 2030 liegt bei etwa 130 EB (26 % CAGR Bit-Wachstum). Das Angebot lag 2025 bei etwa 37 EB und wird voraussichtlich 2026 auf 44 EB anwachsen.
Angebotsannahmen
Zuerst sprechen wir über die Knotendichte. D1a = 0,32 Gb/mm2, D1b = 0,43 Gb/mm2, D1c = 0,56 Gb/mm2, D1d = 0,7 Gb/mm2. Ich erwarte bis 2030 kein nennenswertes 0a-Volumen, daher werden wir es ausschließen. Von unseren 4,8 Millionen WPM erwarte ich, dass 2,5 Millionen WPM für D1c zur Unterstützung von HBM4e/5 (2,5 Millionen WPM von den Big 3) gewidmet sind, 600.000 WPM für D1d, 870.000 für D1a (260.000 WPM von Swaysure/JHICC, 30.000 Micron, 400.000 von CXMT, 180.000 SK Hynix Wuxi), 700.000 WPM für D1b (400.000 von CXMT & 200.000 von YMTC, 100.000 WPM von Samsung) und CXMT könnte etwa 150.000 WPM D1c-Kapazität durch 3D-DRAM haben.
Sie wissen vielleicht, dass HBM-Dies etwa 35 %-45 % größer sind als gleichkapazitive DDR5-Dies, da TSVs und extrem breite I/Os mehr Siliziumfläche verbrauchen. Es passen weniger Dies pro Wafer, und TSV-Verarbeitung und Stapelung reduzieren die Nettoausbeute erheblich. In Kombination wird etwa die 2,7-fache effektive DRAM-Wafer-Kapazität benötigt, um die gleiche Anzahl guter Speicherbits für HBM3E zu liefern. Dieser Multiplikator wächst auf das 4-fache für HBM4E und noch mehr für HBM5, da die Schnittstellenbreite von 2048 auf 4096 verdoppelt wird. Aber der Einfachheit halber werden wir nur einen 4-fachen Multiplikator betrachten.
Micron
Bei 95 % D1c-Ausbeute benötigen wir etwa 31,91 Millionen Wafer-Starts pro Jahr oder 2,66 Millionen WPM D1c-Kapazität, um etwa 37,5 EB HBM4E & HBM5 zu produzieren. Ich erwarte, dass die Big 3 etwa 2,5 Millionen WPM Kapazität zuweisen, und Samsung könnte seine 100.000 WPM D1b-Kapazität auf D1c umstellen.
Bei 85 % D1d-Ausbeute und 600.000 WPM Kapazität können 3,15 EB/Monat oder 37,85 EB/Jahr produziert werden. Bei 70 % D1b-Ausbeute und 600.000 WPM Kapazität (CXMT + YMTC) können 1,596 EB/Monat oder 19,14 EB/Jahr produziert werden. Bei 95 % D1b-Ausbeute und 100.000 WPM Kapazität können 0,36 EB/Monat oder 4,3 EB/Jahr produziert werden. Bei 80 % D1a-Ausbeute und 660.000 WPM (400.000 CXMT und 120.000 WPM JHICC, 140.000 WPM) können 1,493 EB/Monat oder 17,91 EB/Jahr DRAM produziert werden. Bei 95 % Ausbeute und 210.000 WPM (180.000 WPM Hynix Wuxi und 30.000 WPM Micron Manassas) können 0,564 EB/Monat oder 6,77 EB/Jahr DRAM produziert werden. Bei 60 % D1c-Ausbeute und 150.000 WPM Kapazität (CXMT 3D DRAM) können 0,445 EB/Monat oder 5,34 EB/Jahr DRAM produziert werden. Alles zusammengerechnet erhalten wir etwa 91,31 EB/Jahr an allgemeinem DRAM-Angebot im Vergleich zu 120 EB/Jahr an DRAM-Nachfrage.
Es besteht die Möglichkeit (zumindest gibt es Gerüchte), dass China schneller expandieren kann, indem CXMT die Shanghai Fab auf 600.000 WPM, die Beijing Fab auf 400.000 WPM erweitert und Hefei Fab 4 baut. YMTC fügt in Fab 7 und Fab 8 jeweils 50.000 WPM DRAM-Kapazität hinzu. JHICC wird seine Fab-2-Pläne (120.000 WPM) umsetzen, und Swaysure wird eine weitere 140.000 WPM Fab bauen. Dies wird weitere 860.000 WPM an inkrementeller D1b-Kapazität hinzufügen, und bei 70 % Ausbeute wird dies etwa 27,54 EB/Jahr an DRAM-Kapazität sein. Dies wird dazu führen, dass der DRAM-Markt von einem Defizit von 28,69 EB zu einem Defizit von 1,19 EB übergeht. Aber Sie haben vielleicht bemerkt, dass ich nicht wirklich über die chinesische HBM-Nachfrage gesprochen habe (die Expansion von CXMTs Shanghai- und Beijing-Fab und YMTC/XMC-Kapazität hängt stark davon ab). Ich erwarte, dass China einen HBM-Bedarf von mindestens 7-10 EB/Jahr hat, und diese zusätzlichen 860.000 WPM können etwa 7 EB/Jahr an Nachfrage decken.
Auswirkungen
Wie Sie wahrscheinlich erkennen können, ist dies extrem bullisch für die WFE-Nachfrage und die größte Einschränkung für die Bereitstellung von zusätzlichen 2,8-3,66 Millionen WPM an DRAM-Angebot. Zweitens wird China auch in die westliche Server-DRAM-Lieferkette eintreten, da die überwältigende Mehrheit der Wafer-Kapazität der Big 3 (70 %) für die Bedienung der HBM-Nachfrage verwendet wird, es sei denn, sie expandieren schneller. (Ich habe bereits eine beschleunigte Expansion für die Big 3 berücksichtigt)
DRAM-Marktgröße im Jahr 2030
Ich erwarte ein Defizit von 25 % für den allgemeinen DRAM-Markt. 91 EB/Jahr Angebot gegenüber 120 EB/Jahr Nachfrage. Der DRAM-ASP wird erhöht bleiben und wahrscheinlich im Bereich von 1,5 $/Gb-2,0 $/Gb bleiben. Die HBM-Preise werden bis 2030 wahrscheinlich 5 $/Gb-6 $/Gb erreichen. Basierend darauf wird die allgemeine DRAM-Marktgröße bei etwa 1,10 Billionen $ -1,46 Billionen $ liegen und der HBM-Markt wird bei etwa 1,50 Billionen $ -1,80 Billionen $ liegen. Der gesamte DRAM-Markt wird bei etwa 2,60 Billionen $ -3,26 Billionen $ liegen (Mittelpunkt 2,93 Billionen $). Wenn der ASP weiter steigt, wird die Marktgröße weiter zunehmen.
Sie können mich für weitere Informationen über citrini.com kontaktieren.
