El mercado y varios informes recientes se han vuelto bajistas en cuanto a la memoria. La tesis sostiene que la ola de adiciones de capacidad que llegará alrededor de 2027 y 2028 permitirá que la oferta alcance la demanda, los precios se revertirán y seguirá una desvalorización, tal como dicta el viejo guion cíclico.
Discrepo de esa opinión.
El caso bajista aún valora la memoria como un commodity, y el terreno tecnológico subyacente a esa suposición está cambiando ahora mismo. Siga el cambio estructural en curso en la industria de la memoria a nivel de ingeniería y queda claro que la premisa de "la misma pieza estándar sin importar quién la fabrique", en la que se apoya el argumento del pico del ciclo, se aplica cada vez menos a la memoria que viene.
En el centro de ese cambio está el dado base de HBM.
El dado base pasa a un proceso lógico, la circuitería del cliente se integra en él (cHBM), y al final la memoria se sitúa directamente sobre el dado de cómputo del cliente (memoria-sobre-lógica).
Espero que al final de esta progresión las empresas de memoria pasen de ser fabricantes de productos básicos a socios de silicio personalizado, y la forma en que se están moviendo hoy apunta en esa dirección. Este artículo recorre los antecedentes técnicos, los movimientos reales que se están haciendo en toda la industria y lo que este cambio significa para la estructura de ingresos y la valoración de la memoria. Al final, entenderás por qué sigo siendo alcista en la memoria y por qué ese razonamiento se basa en un cambio en la estructura del negocio de la memoria en sí.
https://x.com/damnang2/status/2054089498070556846
https://x.com/damnang2/status/2038016806653415929
Tabla de contenidos
- HBM, cHBM y memoria-sobre-lógica, tres estructuras distinguidas
- De cHBM a memoria-sobre-lógica, el orden en que se mueve la industria
- Lo que se escucha en Silicon Valley
- Cómo cambia la estructura de ingresos de la memoria
- Qué observar desde una perspectiva de inversión
Descargo de responsabilidad
Las cifras y los plazos en este artículo provienen de anuncios de empresas, informes públicos y artículos publicados. La interpretación de esas cifras y las perspectivas expresadas aquí son enteramente de mi propio análisis, y nada de esto constituye una recomendación para comprar o vender ningún valor específico. La responsabilidad de las decisiones de inversión y sus resultados recae en el inversor individual.
1. HBM, cHBM y memoria-sobre-lógica, tres estructuras distinguidas
HBM
HBM (Memoria de Alto Ancho de Banda) apila dados de DRAM de ocho, doce o dieciséis niveles y los conecta verticalmente con TSV (Vías a Través del Silicio). En la parte inferior de la pila se encuentra el dado base. Este maneja el control de memoria, E/S y lógica de prueba, y sirve como puerta de enlace que conecta la pila de DRAM con el mundo exterior. La pila de HBM terminada se coloca junto a la GPU en un interpositor de silicio y se conecta a la GPU a través del cableado del interpositor. La pila en sí es 3D, pero debido a que está colocada lado a lado con la GPU en lugar de sobre ella, la disposición se llama 2.5D. En HBM4, la interfaz entre la GPU y la pila tiene 2,048 bits de ancho, y esas señales salen del PHY en el borde del dado de la GPU, cruzan el cableado del interpositor y pasan al dado base.
Los dados de núcleo de DRAM superiores son en gran medida fijos en estructura, ya que la matriz de condensadores que almacena datos ocupa la mayor parte de su área, por lo que la única capa en la pila que lleva lógica es el dado base en la parte inferior. Cada byte que se mueve entre la GPU y la memoria pasa a través de esta capa, lo que hace que la capacidad de procesamiento del dado base sea el determinante del ancho de banda y la eficiencia energética de toda la pila, y esa carga crece con cada generación. La interfaz se ha duplicado de 1,024 bits en HBM3 a 2,048 bits en HBM4, la velocidad por pin ha aumentado junto con ello, y la complejidad del procesamiento de señales, la gestión de canales y la gestión de energía ha aumentado con cada paso.
Por esa razón, las empresas de memoria han trabajado primero en el dado base al mejorar el rendimiento de HBM, y el punto de partida fue el proceso utilizado para construirlo. Hasta HBM3E, el dado base se fabricaba en un proceso de DRAM, igual que los dados de DRAM superiores. Un proceso de DRAM está especializado en alta densidad de condensadores, por lo que poner circuitos lógicos en él produce algo más grande y más lento que la misma lógica construida en un proceso lógico. El trabajo que debe hacer el dado base crece cada generación, y un proceso de DRAM no puede seguir el ritmo, por lo que a partir de HBM4, el dado base comenzó a moverse a un proceso lógico.
SK hynix lo construye en el proceso de 12nm de TSMC y Samsung en el proceso de 4nm de su propia fundición, mientras que Micron mantiene solo el dado base en su proceso de DRAM existente hasta HBM4 por razones de costo y planea mudarse a un proceso lógico de TSMC a partir de HBM4E.
Sin embargo, incluso con el cambio de proceso, el diseño de este dado base aún pertenece a la empresa de memoria, y el producto sigue siendo una pieza estándar que cumple con las especificaciones JEDEC.
cHBM
Mover el dado base a un proceso lógico no elimina el problema inherente a la estructura de HBM. El lado de la GPU sufre crónicamente de falta de área de dado para cómputo, y parte de esa área escasa está ocupada por circuitos de movimiento de datos como la interfaz HBM y el controlador de memoria.
Aquí es donde comienza el concepto de cHBM (HBM personalizado).
La idea es empujar los circuitos del lado de la GPU que se comunican con la memoria hacia abajo, al dado base, que de todos modos está directamente debajo de la pila de memoria. La GPU entonces utiliza el área liberada para cómputo, y la lógica relacionada con la memoria se ejecuta justo debajo de donde se almacenan los datos. Maneje el preprocesamiento o la compresión en ese mismo lugar y el volumen de datos que tiene que viajar a la GPU disminuye, lo que también ahorra energía.
El problema es que un dado base estándar JEDEC es el denominador común para cada cliente, por lo que no tiene espacio para este tipo de reubicación ajustada a la arquitectura de un cliente específico. En otras palabras, cHBM es el enfoque de apartarse del estándar y diseñar el dado base de manera personalizada para construir el HBM. Como nota al margen, la industria a veces se refiere al HBM convencional que sigue el estándar como sHBM (HBM estándar).
Hay varias formas de diseñar un dado base cHBM. Van desde que la empresa de memoria lo diseñe según las especificaciones del cliente, hasta que un socio de ASIC (Circuito Integrado de Aplicación Específica) como Marvell defina el dado base conjuntamente con los tres fabricantes de memoria, hasta que el cliente diseñe la lógica del dado base directamente, como hace NVIDIA.
En todas las formas, la pila de memoria y la lógica deben operar como una sola, y las especificaciones de diseño o los circuitos del cliente entran en el dado base, por lo que ambas partes no tienen más remedio que sentarse juntas y definir la especificación desde la etapa más temprana del diseño.
¿Qué significa que parte de la circuitería de un cliente esté diseñada en el dado base?
Significa que el modelo de negocio de la memoria, considerado durante mucho tiempo como un commodity, comienza a cambiar a partir de este punto. Un HBM que lleva la circuitería de un cliente es una pieza dedicada de ese cliente y no se puede vender en otro lugar, y desde el lado del cliente, la memoria con su propia circuitería incorporada no se puede cambiar fácilmente por el producto de otro proveedor. La premisa de commodity de que la pieza de cualquiera es intercambiable siempre que coincida la especificación ya no se sostiene a partir de cHBM.
memoria-sobre-lógica
Para cuando llegas a cHBM, el dado base se parece menos a un chip para administrar memoria y más al chip lógico del cliente. La interfaz pertenece al cliente, también el controlador, y también las funciones que llenan el área restante. Eso plantea una nueva pregunta. ¿Hay alguna razón para construir un dado base separado? ¿Por qué no colocar la GPU propiamente dicha, el dado de cómputo, en la posición del dado base y apilar la memoria directamente sobre él? Esa estructura es memoria-sobre-lógica. El dado de cómputo absorbe todo lo que solía hacer el dado base, el interpositor desaparece y la pila de memoria se apila en 3D directamente sobre el dado de cómputo.
En este punto, las condiciones físicas de la conexión cambian. En lugar de unir la pila de HBM y la GPU a través de una interfaz de borde de 2,048 bits, los puntos de conexión se extienden por toda la interfaz unida. Los métodos de unión vertical como TSV y la unión híbrida aumentan la densidad de conexión de decenas de miles a cientos de miles, y la distancia que recorre una señal se reduce de los milímetros del cableado del interpositor a decenas de micrómetros en la dirección vertical.
El ancho de banda cambia en un orden de magnitud, y también la energía necesaria para mover un bit. Un artículo de 2025 de Georgia Tech y SK hynix analizó una estructura de memoria-sobre-lógica como capaz de 64 veces el rendimiento y tres veces la eficiencia energética de 2.5D. Las cifras son modelado académico y no deben tomarse al pie de la letra, pero son una buena ilustración de la dirección y magnitud de la mejora.
El problema no resuelto de la memoria-sobre-lógica es el calor. Colocar DRAM sobre un dado de cómputo que quema cientos de vatios y la DRAM bloquea la ruta de escape térmico del dado de cómputo mientras absorbe ese calor. Y la DRAM, que es sensible a la temperatura, ve su intervalo de actualización acortarse bajo el calor, abriendo la puerta a un rendimiento degradado. Al final, cómo se resuelve este problema de calor probablemente sea la variable más importante que determina el éxito de la memoria-sobre-lógica.
La historia hasta ahora no comienza con HBM en su conjunto, sino con un solo dado en la parte inferior de la pila.
Ese dado base pasa de un proceso de DRAM a un proceso lógico (HBM4), la lógica del cliente se integra en él (cHBM), y finalmente la posición del dado base es ocupada por el dado de cómputo del cliente (memoria-sobre-lógica).
Sin embargo, esta progresión no debe leerse como un reemplazo generacional lineal. cHBM es el camino de comercialización más realista para los próximos años, mientras que la memoria-sobre-lógica es una estructura más radical que llegará a la corriente principal solo una vez que se resuelvan los problemas de calor y rendimiento. En lugar de que uno reemplace inmediatamente al otro, es probable que las dos estructuras se adopten en paralelo durante algún tiempo, dependiendo del presupuesto de energía del cliente, la carga de trabajo y el costo del empaquetado.
Cuanto más se acerque el dado base al silicio del cliente, más se acercará el negocio de la memoria a un negocio de silicio personalizado, y….
Creo que este es precisamente el punto que el mercado aún no ha comprendido adecuadamente sobre el potencial alcista en el negocio de la memoria.
Los tres fabricantes de memoria aún se valoran como acciones cíclicas que se mueven por el crecimiento de bits y el ASP, y los cambios en la estructura de ingresos y márgenes que producirá la transición personalizada nunca han aparecido en las cifras reportadas, por lo que no han tenido oportunidad de reflejarse en los modelos de valoración. Así de significativo es este cambio, y exactamente cómo cambian el modelo de negocio y la estructura de ingresos se cubre en detalle a continuación.
2. De cHBM a memoria-sobre-lógica, el orden en que se mueve la industria
cHBM ya es visible en las hojas de ruta de productos. La aplicación de cHBM sigue apareciendo para la generación NVIDIA Feynman prevista para 2028, aunque NVIDIA no ha confirmado oficialmente los detalles, por lo que es mejor tratar esto como un punto clave a observar para esa generación que como un hecho establecido. Samsung, SK hynix y Micron han colocado HBM personalizado en sus hojas de ruta oficiales, y Marvell ha anunciado que está co-desarrollando una arquitectura de HBM personalizada con los tres fabricantes de memoria. El cambio de dados base específicos del cliente al lugar de los dados base estándar ya ha entrado en la fase de ejecución.
Mientras cHBM se asienta en las hojas de ruta, la siguiente etapa, memoria-sobre-lógica, ha producido su propio caso con un cronograma de producción revelado.
Ese es el HBC (Cómputo de Alto Ancho de Banda) de Qualcomm, presentado en su Día del Inversor de junio de 2026.
Todavía no es un producto en el mercado. El acelerador AI250 que lleva HBC Gen1 está previsto para lanzarse a mediados de 2027, con Gen2 en la hoja de ruta posterior. HBC pertenece a la familia de memoria-sobre-lógica, pero la memoria es LPDDR (DDR de Bajo Consumo) en lugar de HBM, y el dado colocado debajo de la pila es un acelerador dedicado de cercanía a la memoria en lugar de la GPU propiamente dicha.
Considere la estructura. Qualcomm separó el acelerador de IA del SoC. Apila una pila de LPDDR sobre el dado acelerador separado y los conecta con TSV. Esta unidad HBC y el SoC están lado a lado sobre un sustrato orgánico ordinario. No hay interpositor de silicio, ni empaquetado avanzado 2.5D como CoWoS. El diseño está destinado a sortear dos cuellos de botella a la vez: la escasez de suministro de HBM y la escasez de capacidad de empaquetado avanzado.
Qualcomm eligió LPDDR por capacidad y energía. LPDDR es una familia de DRAM diseñada para bajo consumo, por lo que la carga de energía por pila es pequeña y se presta para la expansión de capacidad. La respuesta de Qualcomm al problema de calor de la memoria-sobre-lógica está aquí. En lugar de la GPU caliente propiamente dicha, coloca un acelerador dedicado de bajo consumo debajo, y también utiliza LPDDR de bajo consumo para la memoria, por lo que todo encaja dentro del presupuesto térmico.
Qualcomm afirma seis veces el ancho de banda por vatio de HBM y 200 veces la capacidad por vatio de SRAM en chip. Las cifras declaradas necesitarán un documento técnico detallado y hardware real para verificar, pero el movimiento del lado del cliente ya ha aparecido.
Humain de Arabia Saudita ha incluido racks AI250 con HBC Gen1 en sus planes de implementación, y según informes, Nadella de Microsoft también habló de implementar Qualcomm HBC en centros de datos de Azure. Que un producto que aún falta un año para su lanzamiento ya tenga los nombres de un gran cliente de infraestructura y un hiperescalador circulando a su alrededor es en sí mismo evidencia de la demanda de esta estructura.
Qualcomm no es el único que se mueve hacia la memoria-sobre-lógica.
Hubo informes de que SK hynix había estado discutiendo, desde 2023, un método de apilar HBM directamente sobre un procesador con varias empresas sin fábrica, incluyendo NVIDIA, y junto con ello surgió un enfoque de fabricación de unir memoria a una oblea lógica utilizando la unión de obleas de TSMC.
La empresa taiwanesa de diseño ASIC GUC ha propuesto DoL (DRAM-sobre-Lógica), colocando de una a cuatro capas de DRAM sobre lógica. Si lo que va arriba es LPDDR o una pila de DRAM estilo HBM, y si la lógica debajo es un acelerador dedicado o la GPU propiamente dicha, varía de un caso a otro, pero la dirección es la misma en todos: la memoria se acerca cada vez más a la lógica hasta que finalmente se sienta sobre ella.
Y como se señaló, la memoria sobre la lógica significa que la memoria se convierte en un solo cuerpo con el chip de un cliente específico.
Al final de esta progresión de cHBM a memoria-sobre-lógica, el negocio de la memoria se convierte gradualmente en un negocio de silicio personalizado, y lo que se ha escuchado últimamente en Silicon Valley sugiere que el cambio ya ha comenzado a nivel organizativo.
Entonces, ¿qué importa desde una perspectiva de inversión?
Es cómo este cambio hacia que las empresas de memoria se conviertan en empresas de silicio personalizado cambia su estructura de ingresos, dónde a lo largo de la cadena de suministro se mueve la ganancia, y con qué seguir la progresión. Estas son las cosas en las que enfocarse. Lo que sigue a continuación las cubre en detalle.
El Substack de Damnang es una publicación apoyada por lectores. Para recibir nuevas publicaciones y apoyar mi trabajo, considera convertirte en suscriptor gratuito o de pago.
3. Lo que se escucha en Silicon Valley
Hay una evidencia más de que la memoria-sobre-lógica es una tendencia real.
El artículo completo está disponible en Substack.
Por favor, consulte el enlace a continuación.
