O mercado e uma série de relatórios recentes adotaram uma visão pessimista em relação à memória. A tese é que a onda de novas capacidades chegando por volta de 2027 e 2028 fará a oferta alcançar a demanda, os preços cairão e um rebaixamento seguirá, exatamente como o velho roteiro cíclico determina.
Discordo dessa visão.
O caso baixista ainda precifica a memória como uma commodity, e o terreno tecnológico sob essa suposição está mudando agora. Ao traçar a mudança estrutural em andamento na indústria de memória em nível de engenharia, fica claro que a premissa de "mesma peça padrão, independentemente de quem a fabrica", na qual o argumento do topo do ciclo se apoia, se aplica cada vez menos à memória que está por vir.
No centro dessa mudança está a base die do HBM.
A base die migra para um processo lógico, os circuitos do cliente são incorporados a ela (cHBM) e, no final, a memória fica diretamente sobre a base de computação do cliente (memória-sobre-lógica).
Eu espero que, ao final dessa progressão, as empresas de memória passem de fabricantes de commodities para parceiras de silício customizado, e a forma como as empresas de memória estão se movendo hoje aponta nessa direção. Este artigo aborda o contexto técnico, as movimentações reais em toda a indústria e o que essa mudança significa para a estrutura de receita e a valuation da memória. Ao final, você entenderá por que continuo otimista em relação à memória e por que esse raciocínio se baseia em uma mudança na estrutura do próprio negócio de memória.
https://x.com/damnang2/status/2054089498070556846
https://x.com/damnang2/status/2038016806653415929
Índice
- HBM, cHBM e memória-sobre-lógica: três estruturas distintas
- Do cHBM à memória-sobre-lógica: a ordem em que a indústria está se movendo
- O que o Vale do Silício está ouvindo
- Como a estrutura de receita da memória muda
- O que observar do ponto de vista de investimento
Aviso Legal
Os números e cronogramas neste artigo são extraídos de anúncios de empresas, relatórios públicos e artigos publicados. A interpretação desses números e a perspectiva aqui expressa são inteiramente de minha própria análise, e nada aqui constitui uma recomendação de compra ou venda de qualquer título específico. A responsabilidade pelas decisões de investimento e seus resultados é do investidor individual.
1. HBM, cHBM e memória-sobre-lógica: três estruturas distintas
HBM
O HBM (High Bandwidth Memory) empilha dies de DRAM em oito, doze ou dezesseis camadas e as conecta verticalmente com TSVs (Through-Silicon Vias). Na base da pilha está a base die. Ela lida com o controle de memória, E/S e lógica de teste, e serve como a porta de entrada que liga a pilha de DRAM ao mundo exterior. A pilha de HBM finalizada é colocada ao lado da GPU em um interposer de silício e se conecta à GPU através da fiação do interposer. A pilha em si é 3D, mas como fica lado a lado com a GPU, em vez de sobre ela, o arranjo é chamado de 2.5D. No HBM4, a interface entre a GPU e a pilha tem 2.048 bits de largura, e esses sinais saem do PHY na borda do die da GPU, cruzam a fiação do interposer e entram na base die.
Os dies de núcleo de DRAM acima são em grande parte fixos em estrutura, já que o conjunto de capacitores que armazena dados ocupa a maior parte de sua área, então a única camada na pilha que carrega lógica é a base die na parte inferior. Cada byte que se move entre a GPU e a memória passa por esta camada, o que torna a capacidade de processamento da base die o determinante da largura de banda e eficiência energética de toda a pilha, e esse fardo cresce a cada geração. A interface dobrou de 1.024 bits no HBM3 para 2.048 bits no HBM4, a velocidade por pino aumentou junto, e a complexidade do processamento de sinal, gerenciamento de canal e gerenciamento de energia aumentou a cada passo.
Por essa razão, as empresas de memória trabalharam na base die primeiro ao melhorar o desempenho do HBM, e o ponto de partida foi o processo usado para fabricá-la. Até o HBM3E, a base die era fabricada em um processo de DRAM, o mesmo que os dies de DRAM acima dela. Um processo de DRAM é especializado para alta densidade de capacitores, então colocar circuitos lógicos nele resulta em algo maior e mais lento do que a mesma lógica construída em um processo lógico. O trabalho que a base die deve fazer cresce a cada geração, e um processo de DRAM não consegue acompanhar, então, a partir do HBM4, a base die começou a migrar para um processo lógico.
A SK hynix a constrói no processo de 12nm da TSMC e a Samsung no processo de 4nm de sua própria fundição, enquanto a Micron, sozinha, mantém a base die em seu processo de DRAM existente até o HBM4 por questões de custo e planeja migrar para um processo lógico da TSMC a partir do HBM4E.
Mesmo com a mudança de processo, no entanto, o design desta base die ainda pertence à empresa de memória, e o produto continua sendo uma peça padrão em conformidade com as especificações JEDEC.
cHBM
Mover a base die para um processo lógico não resolve o problema inerente à estrutura do HBM. O lado da GPU sofre cronicamente com a falta de área de die para computação, e parte dessa área escassa é ocupada por circuitos de movimentação de dados, como a interface HBM e o controlador de memória.
É aqui que o conceito de cHBM (custom HBM) começa.
A ideia é empurrar os circuitos do lado da GPU que se comunicam com a memória para dentro da base die, que já fica diretamente abaixo da pilha de memória. A GPU então gasta a área liberada em computação, e a lógica relacionada à memória é executada exatamente onde os dados estão armazenados. Lidar com pré-processamento ou compressão no mesmo local reduz o volume de dados que precisa viajar para a GPU, o que também economiza energia.
O problema é que uma base die padrão JEDEC é o denominador comum para todos os clientes, então não há espaço para esse tipo de realocação ajustada à arquitetura de um cliente específico. Em outras palavras, o cHBM é a abordagem de se afastar do padrão e projetar a base die de forma customizada para construir o HBM. Como um aparte, a indústria às vezes se refere ao HBM convencional que segue o padrão como sHBM (standard HBM).
Existem várias maneiras de projetar uma base die cHBM. Elas variam desde a empresa de memória projetá-la de acordo com a especificação do cliente, até um parceiro ASIC (Application-Specific Integrated Circuit), como a Marvell, definindo a base die em conjunto com os três fabricantes de memória, até o cliente projetando a lógica da base die diretamente, como faz a NVIDIA.
Em todas as formas, a pilha de memória e a lógica precisam operar como uma unidade, e as especificações de design ou circuitos do cliente entram na base die, então os dois lados não têm escolha a não ser se sentar juntos e definir a especificação desde o estágio inicial do design.
O que significa que parte do circuito de um cliente seja projetada dentro da base die.
Significa que o modelo de negócios da memória, há muito considerado uma commodity, começa a mudar a partir deste ponto. Um HBM que carrega o circuito de um cliente é uma peça dedicada àquele cliente e não pode ser vendido em outro lugar, e, do lado do cliente, a memória com seu próprio circuito embutido não pode ser facilmente trocada pelo produto de outro fornecedor. A premissa da commodity de que a peça de qualquer um é intercambiável, desde que a especificação corresponda, não se sustenta mais a partir do cHBM.
memória-sobre-lógica
No momento em que se chega ao cHBM, a base die se parece menos com um chip para gerenciar memória e mais com o chip lógico do cliente. A interface pertence ao cliente, o controlador também, e as funções que preenchem a área restante também. Isso levanta uma nova questão. Existe uma razão para construir uma base die separada? Por que não colocar a GPU propriamente dita, o die de computação, na posição da base die e empilhar a memória diretamente sobre ela? Essa estrutura é a memória-sobre-lógica. O die de computação absorve tudo o que a base die costumava fazer, o interposer desaparece e a pilha de memória é empilhada em 3D diretamente sobre o die de computação.
Neste ponto, as condições físicas da conexão mudam. Em vez de unir a pilha de HBM e a GPU através de uma interface de borda de 2.048 bits, os pontos de conexão se espalham por toda a interface de ligação. Métodos de ligação vertical, como TSV e hybrid bonding, aumentam a densidade de conexão de dezenas de milhares para centenas de milhares, e a distância que um sinal percorre diminui dos milímetros da fiação do interposer para dezenas de micrômetros na direção vertical.
A largura de banda muda por uma ordem de grandeza, e o mesmo acontece com a energia necessária para mover um bit. Um artigo de 2025 do Georgia Tech e da SK hynix analisou uma estrutura de memória-sobre-lógica como capaz de 64 vezes a taxa de transferência e três vezes a eficiência energética do 2.5D. Os números são modelagem acadêmica e não precisam ser tomados ao pé da letra, mas são uma boa ilustração da direção e magnitude da melhoria.
O problema não resolvido da memória-sobre-lógica é o calor. Colocar DRAM em cima de um die de computação que queima centenas de watts faz com que a DRAM bloqueie o caminho de escape térmico do die de computação enquanto absorve esse calor. E a DRAM, que é sensível à temperatura, tem seu intervalo de atualização encurtado sob calor, abrindo portas para degradação de desempenho. No final, como esse problema de calor é resolvido provavelmente será a maior variável única a determinar o sucesso da memória-sobre-lógica.
A história até agora não começa com o HBM como um todo, mas com um único die na base da pilha.
Essa base die migra de um processo de DRAM para um processo lógico (HBM4), a lógica do cliente é incorporada a ela (cHBM) e, finalmente, a posição da base die é ocupada pelo die de computação do cliente (memória-sobre-lógica).
Essa progressão não precisa ser lida como uma substituição linear de gerações, no entanto. O cHBM é o caminho de comercialização mais realista para os próximos anos, enquanto a memória-sobre-lógica é uma estrutura mais radical que só alcançará a corrente principal quando os problemas de calor e rendimento forem resolvidos. Em vez de um substituir imediatamente o outro, as duas estruturas provavelmente serão adotadas em paralelo por algum tempo, dependendo do orçamento de energia, carga de trabalho e custo de empacotamento do cliente.
Quanto mais a base die se aproxima do silício do cliente, mais o negócio de memória se aproxima de um negócio de silício customizado, e...
Acho que este é precisamente o ponto que o mercado ainda não compreendeu adequadamente sobre o potencial de alta no negócio de memória.
Os três fabricantes de memória ainda são avaliados como ações cíclicas que se movem com o crescimento de bits e o preço médio de venda (ASP), e as mudanças na estrutura de receita e margem que a transição para o customizado produzirá nunca apareceram nos números reportados, então não tiveram oportunidade de ser refletidas nos modelos de valuation. É assim que essa mudança é significativa, e exatamente como o modelo de negócios e a estrutura de receita mudam é abordado em detalhes abaixo.
2. Do cHBM à memória-sobre-lógica: a ordem em que a indústria está se movendo
O cHBM já está visível nos roadmaps de produtos. A aplicação do cHBM continua surgindo para a geração NVIDIA Feynman, prevista para 2028, embora a NVIDIA não tenha confirmado oficialmente os detalhes, então é melhor tratar isso como um ponto-chave a observar para essa geração do que como um fato estabelecido. Samsung, SK hynix e Micron colocaram o HBM customizado em seus roadmaps oficiais, e a Marvell anunciou que está co-desenvolvendo uma arquitetura de HBM customizada com os três fabricantes de memória. A mudança de bases die específicas do cliente para o lugar de bases die padrão já entrou em estágio de execução.
Enquanto o cHBM se consolida nos roadmaps, o próximo estágio, memória-sobre-lógica, produziu seu próprio caso com um cronograma de produção divulgado.
Esse é o HBC (High Bandwidth Compute) da Qualcomm, revelado em seu Investor Day de junho de 2026.
Ainda não é um produto no mercado. O acelerador AI250 que carrega o HBC Gen1 está programado para ser lançado em meados de 2027, com o Gen2 no roadmap subsequente. O HBC pertence à família memória-sobre-lógica, mas a memória é LPDDR (Low Power DDR) em vez de HBM, e o die colocado sob a pilha é um acelerador dedicado near-memory, em vez da GPU propriamente dita.
Considere a estrutura. A Qualcomm separou o acelerador de IA do SoC. Ela empilha uma pilha de LPDDR sobre o die acelerador separado e os conecta com TSVs. Esta unidade HBC e o SoC ficam lado a lado em um substrato orgânico comum. Não há interposer de silício, nem empacotamento avançado 2.5D como CoWoS. O design visa contornar dois gargalos ao mesmo tempo: a escassez de oferta de HBM e a escassez de capacidade de empacotamento avançado.
A Qualcomm escolheu LPDDR por capacidade e energia. LPDDR é uma família de DRAM projetada para baixo consumo, então o fardo de energia por pilha é pequeno e favorece a expansão de capacidade. A resposta da Qualcomm ao problema de calor da memória-sobre-lógica está bem aqui. Em vez da GPU quente propriamente dita, ela coloca um acelerador dedicado de baixo consumo embaixo e usa LPDDR de baixo consumo para a memória também, então tudo se encaixa dentro do orçamento térmico.
A Qualcomm afirma seis vezes a largura de banda por watt do HBM e 200 vezes a capacidade por watt do SRAM on-chip. Os números declarados precisarão de um whitepaper detalhado e hardware real para serem verificados, mas a movimentação do lado do cliente já apareceu. A Humain, da Arábia Saudita, incluiu racks AI250 com HBC Gen1 em seus planos de implantação, e, de acordo com relatos, Nadella, da Microsoft, também falou em implantar o HBC da Qualcomm em data centers do Azure. O fato de um produto ainda a um ano do lançamento já ter os nomes de um grande cliente de infraestrutura e um hyperscaler circulando ao seu redor é, por si só, evidência da demanda por essa estrutura.
A Qualcomm não é a única a se mover em direção à memória-sobre-lógica.
Houve relatos de que a SK hynix vinha discutindo, desde 2023, um método de empilhar HBM diretamente sobre um processador com várias empresas fabless, incluindo a NVIDIA, e uma abordagem de fabricação de ligar memória a uma wafer lógica usando a ligação de wafer da TSMC surgiu junto.
A empresa taiwanesa de design ASIC GUC propôs o DoL (DRAM-on-Logic), colocando de uma a quatro camadas de DRAM sobre a lógica. Se o que vai por cima é LPDDR ou uma pilha de DRAM estilo HBM, e se a lógica embaixo é um acelerador dedicado ou a GPU propriamente dita, varia de caso para caso, mas a direção é a mesma em todos: a memória se aproximando constantemente da lógica até finalmente se assentar sobre ela.
E, como observado, memória sobre lógica significa memória se tornando um corpo único com o chip de um cliente específico.
No final dessa progressão, do cHBM à memória-sobre-lógica, o negócio de memória gradualmente se transforma em um negócio de silício customizado, e o que o Vale do Silício tem ouvido ultimamente sugere que a mudança já começou em nível organizacional.
Então, o que importa do ponto de vista de investimento.
É como essa mudança em direção às empresas de memória se tornarem empresas de silício customizado altera sua estrutura de receita, onde ao longo da cadeia de suprimentos o lucro se move, e o que acompanhar na progressão. Essas são as coisas em que focar. O que se segue abaixo as aborda em detalhes.
O Substack do Damnang é uma publicação apoiada por leitores. Para receber novos posts e apoiar meu trabalho, considere se tornar um assinante gratuito ou pago.
3. O que o Vale do Silício está ouvindo
Há mais uma evidência de que a memória-sobre-lógica é uma tendência real.
O artigo completo está disponível no Substack.
Por favor, consulte o link abaixo.
