市場や最近の多くのレポートは、メモリに対して弱気な見方を強めています。その論旨は、2027 年から 2028 年頃に到来する容量増加の波によって供給が需要に追いつき、価格が下落し、従来の循環的なシナリオが示すようにデレーティングが続くというものです。
私はその見解に同意しません。
弱気の論拠は依然としてメモリをコモディティとして評価しており、その前提の下にある技術的基盤は今まさに変化しています。メモリ業界で進行中の構造的変化をエンジニアリングレベルで追跡すると、サイクルの頂点論が依存する「誰が作っても同じ標準部品」という前提は、今後登場するメモリにはますます当てはまらなくなることが明らかになります。
その変化の中心にあるのは HBM のベースダイ です。
ベースダイはロジックプロセスに移行し、顧客の回路がその中に組み込まれ（cHBM）、最終的にはメモリが顧客のコンピュートダイの真上に配置されます（メモリオンロジック）。
この進展の最終段階で、メモリ企業はコモディティメーカーからカスタムシリコンパートナーへと移行すると予想しており、現在のメモリ企業の動きはその方向を示しています。この記事では、技術的背景、業界全体で実際に行われている動き、そしてこの変化がメモリの収益構造と評価に与える影響について説明します。最後には、なぜ私がメモリに対して強気であり続けるのか、その理由がメモリビジネス自体の構造変化に基づいていることを理解できるでしょう。
https://x.com/damnang2/status/2054089498070556846
https://x.com/damnang2/status/2038016806653415929
目次
- HBM、cHBM、およびメモリオンロジック — 3 つの構造の区別
- cHBM からメモリオンロジックへ — 業界が進む順序
- シリコンバレーで聞かれていること
- メモリの収益構造がどのように変化するか
- 投資の観点から注目すべき点
免責事項
この記事に記載されている数値やタイムラインは、企業の発表、公開レポート、および発表された論文から引用しています。これらの数値の解釈およびここで表明された見解は、すべて私自身の分析であり、ここに記載された内容は特定の証券の購入または売却を推奨するものではありません。投資判断とその結果に対する責任は、個々の投資家にあります。
1. HBM、cHBM、およびメモリオンロジック — 3 つの構造の区別
HBM
HBM (High Bandwidth Memory) は、DRAM ダイを 8 層、12 層、または 16 層積み重ね、TSV (Through-Silicon Via) で垂直に接続します。スタックの最下部にはベースダイが配置され、メモリ制御、I/O、テストロジックを処理し、DRAM スタックを外部に接続するゲートウェイとして機能します。完成した HBM スタックは、シリコンインターポーザ上で GPU の隣に配置され、インターポーザの配線を介して GPU に接続されます。スタック自体は 3D ですが、GPU の上ではなく横に配置されるため、この構成は 2.5D と呼ばれます。HBM4 では、GPU とスタック間のインターフェースは 2,048 ビット幅であり、これらの信号は GPU ダイの端にある PHY から出て、インターポーザ配線を横断し、ベースダイに入力されます。
上層の DRAM コアダイは、データを保存するキャパシタアレイが大部分の面積を占めるため、構造的にほぼ固定されています。そのため、スタック内でロジックを搭載する唯一の層は最下部のベースダイです。GPU とメモリ間を移動するすべてのバイトはこの層を通過するため、ベースダイの処理能力がスタック全体の帯域幅と電力効率を決定し、その負担は世代を追うごとに増大します。インターフェースは HBM3 の 1,024 ビットから HBM4 では 2,048 ビットに倍増し、ピンあたりの速度も向上し、信号処理、チャネル管理、電力管理の複雑さは各段階で高まっています。
そのため、メモリ企業は HBM の性能向上にあたり、まずベースダイに取り組み、その出発点はベースダイの製造プロセスでした。HBM3E までは、ベースダイは上層の DRAM ダイと同じ DRAM プロセスで製造されていました。DRAM プロセスは高キャパシタ密度に特化しているため、その上にロジック回路を構築すると、ロジックプロセスで同じロジックを構築した場合よりも大きく、遅くなります。ベースダイが行うべき処理は世代ごとに増加しており、DRAM プロセスでは対応できなくなったため、HBM4 からベースダイはロジックプロセスに移行し始めました。
SK hynix は TSMC の 12nm プロセスで、Samsung は自社ファウンドリの 4nm プロセスでベースダイを製造し、Micron だけはコスト面から HBM4 までは既存の DRAM プロセスを維持し、HBM4E から TSMC のロジックプロセスに移行する計画です。
しかし、プロセスが変わっても、このベースダイの設計は依然としてメモリ企業に属し、製品は JEDEC 仕様に準拠した標準部品のままです。
cHBM
ベースダイをロジックプロセスに移行しても、HBM 構造に内在する問題は解消されません。GPU 側は計算用のダイ面積が慢性的に不足しており、その貴重な面積の一部は HBM インターフェースやメモリコントローラなどのデータ移動回路に占有されています。
ここで cHBM (カスタム HBM) の概念が始まります。
そのアイデアは、GPU 側でメモリと通信する回路を、メモリスタックの直下に位置するベースダイに押し込むことです。GPU は解放された面積を計算に使用でき、メモリ関連のロジックはデータが保存されている場所のすぐ下で動作します。同じ場所で前処理や圧縮を処理すれば、GPU に転送する必要のあるデータ量が減り、電力も節約されます。
課題は、JEDEC 標準のベースダイはすべての顧客に共通のものなので、特定の顧客のアーキテクチャに合わせてこのような再配置を行う余地がないことです。言い換えれば、cHBM は標準から逸脱し、ベースダイをカスタム設計して HBM を構築するアプローチです。余談ですが、業界では標準に従う従来の HBM を sHBM (標準 HBM) と呼ぶこともあります。
cHBM のベースダイを設計する方法はいくつかあります。メモリ企業が顧客の仕様に合わせて設計する方法、Marvell のような ASIC (特定用途向け集積回路) パートナーが 3 社のメモリメーカーと共同でベースダイを定義する方法、そして NVIDIA が行っているように顧客がベースダイのロジックを直接設計する方法まであります。
どの形態でも、メモリスタックとロジックは一体として動作する必要があり、顧客の設計仕様や回路がベースダイに入り込むため、両者は設計の最も初期の段階から共同で仕様を定義せざるを得ません。
顧客の回路の一部がベースダイに設計されるとはどういうことか。
それは、長年コモディティとみなされてきたメモリのビジネスモデルが、この時点から変化し始めることを意味します。顧客の回路を搭載した HBM はその顧客専用の部品であり、他の場所に販売することはできません。また、顧客側から見ても、自社の回路が組み込まれたメモリは、他のサプライヤーの製品に簡単に交換できません。仕様が合えば誰の部品でも交換可能であるというコモディティの前提は、cHBM 以降はもはや成立しません。
メモリオンロジック
cHBM に至る頃には、ベースダイはメモリ管理用のチップというよりも、顧客のロジックチップのように見えてきます。インターフェースは顧客のものであり、コントローラも顧客のものであり、残りの面積を埋める機能も顧客のものです。ここで新たな疑問が生じます。別個のベースダイを構築する理由はあるのでしょうか。GPU そのもの、つまりコンピュートダイをベースダイの位置に配置し、その上にメモリを直接積み重ねてはどうでしょうか。その構造がメモリオンロジックです。コンピュートダイはベースダイが以前行っていたすべてを吸収し、インターポーザは不要になり、メモリスタックはコンピュートダイの上に直接 3D 積層されます。
この時点で、接続の物理的条件が変わります。HBM スタックと GPU を 2,048 ビットのエッジインターフェースで接続する代わりに、接続ポイントは接合面全体に広がります。TSV やハイブリッドボンディングなどの垂直接合方法により、接続密度は数万から数十万に増加し、信号が移動する距離はインターポーザ配線のミリメートルから、垂直方向の数十マイクロメートルに短縮されます。
帯域幅は桁違いに変化し、1 ビットを移動するのに必要なエネルギーも同様に変化します。2025 年に Georgia Tech と SK hynix が発表した論文では、メモリオンロジック構造は 2.5D の 64 倍のスループットと 3 倍のエネルギー効率を実現できると分析されています。これらの数値は学術的なモデリングであり、額面通りに受け取る必要はありませんが、改善の方向性と規模を示す良い例です。
メモリオンロジックにおける未解決の問題は熱です。 数百ワットを消費するコンピュートダイの上に DRAM を配置すると、DRAM がコンピュートダイの放熱経路を塞ぎ、その熱を自ら吸収してしまいます。温度に敏感な DRAM は、熱によってリフレッシュ間隔が短くなり、性能低下のリスクが生じます。結局のところ、この熱問題をどう解決するかが、メモリオンロジックの成否を左右する最大の変数となるでしょう。
これまでの話は、HBM 全体ではなく、スタックの最下部にある単一のダイから始まります。
そのベースダイは DRAM プロセスからロジックプロセスに移行し（HBM4）、顧客のロジックがその中に組み込まれ（cHBM）、最終的にはベースダイの位置が顧客のコンピュートダイに取って代わられます（メモリオンロジック）。
ただし、この進展は直線的な世代交代として捉える必要はありません。cHBM は今後数年間で最も現実的な商業化の道筋であり、メモリオンロジックはより革新的な構造で、熱と歩留まりの問題が解決されて初めて主流になります。一方が直ちに他方に取って代わるのではなく、顧客の電力バジェット、ワークロード、パッケージングコストに応じて、両方の構造がしばらく並行して採用される可能性が高いでしょう。
ベースダイが顧客のシリコンに近づくほど、メモリビジネスはカスタムシリコンビジネスに近づきます。そして…
私は、これこそが市場がメモリビジネスの上昇余地についてまだ適切に理解していない点だと考えています。
3 社のメモリメーカーは依然として、ビット成長と ASP で動く循環株として評価されています。カスタム移行によって生じる収益とマージン構造の変化は、これまで報告された数値に一度も現れたことがないため、評価モデルに反映される機会がありませんでした。それほどこの変化は重要であり、ビジネスモデルと収益構造がどのように変化するかについては、以下で詳しく説明します。
2. cHBM からメモリオンロジックへ — 業界が進む順序
cHBM はすでに製品ロードマップに姿を現しています。cHBM の適用は、2028 年投入予定の NVIDIA Feynman 世代で繰り返し話題に上っていますが、NVIDIA は詳細を公式に確認していないため、これは確定した事実ではなく、その世代で注目すべき重要なポイントとして扱うのが適切です。Samsung、SK hynix、Micron はすべてカスタム HBM を公式ロードマップに掲載しており、Marvell は 3 社のメモリメーカーと共同でカスタム HBM アーキテクチャを開発中であると発表しています。標準ベースダイに代わる顧客固有のベースダイへの移行は、すでに実行段階に入っています。
cHBM がロードマップに定着する一方で、次の段階であるメモリオンロジックについては、製造スケジュールが開示された事例が現れています。
それが、2026 年 6 月のインベスターデーで発表された Qualcomm の HBC (High Bandwidth Compute) です。
まだ市場に出ている製品ではありません。HBC Gen1 を搭載した AI250 アクセラレータは 2027 年半ばに発売予定で、Gen2 はその後のロードマップに位置づけられています。HBC はメモリオンロジックファミリーに属しますが、メモリは HBM ではなく LPDDR (Low Power DDR) であり、スタックの下に配置されるダイは GPU そのものではなく、専用のニアメモリアクセラレータです。
構造を考えてみましょう。Qualcomm は AI アクセラレータを SoC から分離しました。分離されたアクセラレータダイの上に LPDDR スタックを積み重ね、TSV で接続します。この HBC ユニットと SoC は、通常の有機基板上に並べて配置されます。シリコンインターポーザはなく、CoWoS のような 2.5D 先進パッケージングもありません。この設計は、HBM の供給不足と先進パッケージング能力の不足という 2 つのボトルネックを同時に回避することを目的としています。
Qualcomm は容量と電力の点から LPDDR を選択しました。LPDDR は低電力向けに設計された DRAM ファミリーであるため、スタックあたりの電力負荷が小さく、容量拡張に適しています。Qualcomm のメモリオンロジックの熱問題に対する答えはここにあります。高温になる GPU そのものではなく、低電力の専用アクセラレータを下に置き、メモリにも低電力の LPDDR を使用することで、全体を熱バジェット内に収めています。
Qualcomm は、HBM と比較してワットあたりの帯域幅が 6 倍、オンチップ SRAM と比較してワットあたりの容量が 200 倍であると主張しています。これらの数値は、詳細なホワイトペーパーと実際のハードウェアによる検証が必要ですが、顧客側の動きはすでに見えています。
サウジアラビアの Humain は、HBC Gen1 を搭載した AI250 ラックを展開計画に含めており、報道によれば、Microsoft の Nadella も Qualcomm HBC を Azure データセンターに展開する可能性について言及したとのことです。発売までまだ 1 年ある製品に、すでに大規模インフラ顧客とハイパースケーラーの名前が取り沙汰されていることは、この構造に対する需要の証拠です。
Qualcomm だけがメモリオンロジックに向けて動いているわけではありません。
SK hynix は、2023 年から NVIDIA を含む複数のファブレス企業と、HBM をプロセッサの上に直接積層する方法について議論しており、TSMC のウェハ接合を用いてメモリをロジックウェハに接合する製造アプローチも同時に検討されているとの報道がありました。
台湾の ASIC 設計会社 GUC は、DoL (DRAM-on-Logic) を提案しており、ロジックの上に 1 層から 4 層の DRAM を配置します。上に配置されるのが LPDDR か HBM タイプの DRAM スタックか、下のロジックが専用アクセラレータか GPU そのものかはケースバイケースですが、メモリが徐々にロジックに近づき、最終的にその上に配置されるという方向性はすべて同じです。
そして、前述のように、メモリがロジックの上に配置されることは、メモリが特定の顧客のチップと一体化することを意味します。
cHBM からメモリオンロジックへのこの進展の終点では、メモリビジネスは徐々にカスタムシリコンビジネスへと変貌します。そして、最近シリコンバレーで聞かれている話は、この変化がすでに組織レベルで始まっていることを示唆しています。
では、投資の観点から重要なことは何でしょうか。
それは、メモリ企業がカスタムシリコン企業へと移行するこのシフトが、彼らの収益構造をどのように変えるか、サプライチェーンのどこに利益が移動するか、そしてその進展をどのように追跡するかです。これらに注目すべきです。以下で詳しく説明します。
Damnang’s Substack は読者のサポートによって運営されています。新しい投稿を受け取り、私の活動を支援するには、無料または有料の購読者になることをご検討ください。
3. シリコンバレーで聞かれていること
メモリオンロジックが現実的なトレンドであることを示す証拠がもう 1 つあります。
全文は Substack でご覧いただけます。
以下のリンクを参照してください。
