市场及近期多份报告对存储行业的态度已转向看空。其逻辑在于，2027至2028年间陆续投产的新增产能将使供给追上需求，价格随之回落，随后估值下调——正如传统周期剧本所写。
我不同意这种观点。
看空论仍将存储视为大宗商品，而支撑这一假设的技术基础正在发生变化。从工程层面追踪存储行业正在发生的结构性转变，就会发现“无论谁制造，都是同样的标准品”这一支撑周期见顶论断的前提，对未来的存储产品越来越不适用。
这一转变的核心是 HBM 基础芯片（base die）。
基础芯片转向逻辑工艺，客户电路被集成其中（cHBM），最终存储芯片直接堆叠在客户的计算芯片之上（memory-on-logic）。
我预计，在这一进程的终点，存储公司将从大宗商品制造商转型为定制芯片合作伙伴，而当前存储公司的动向正指向这一方向。本文将梳理技术背景、行业实际举措，以及这一变化对存储收入结构与估值的影响。读完后，你将理解为何我仍看好存储行业，以及这一判断基于存储业务本身的根本性变化。
https://x.com/damnang2/status/2054089498070556846
https://x.com/damnang2/status/2038016806653415929
目录
- HBM、cHBM 与 memory-on-logic：三种结构辨析
- 从 cHBM 到 memory-on-logic：行业推进的顺序
- 硅谷的动向
- 存储收入结构如何变化
- 从投资角度关注什么
免责声明
本文中的数据和时间线来自公司公告、公开报道及已发表论文。对这些数据的解读及文中表达的前景展望完全是我个人的分析，不构成任何买入或卖出具体证券的建议。投资决策及其结果的责任由投资者自行承担。
1. HBM、cHBM 与 memory-on-logic：三种结构辨析
HBM
HBM（高带宽存储器）将 8 层、12 层或 16 层 DRAM 芯片堆叠起来，通过 TSV（硅通孔）垂直连接。堆叠底部是基础芯片，负责内存控制、I/O 和测试逻辑，是 DRAM 堆栈与外部世界连接的通道。完整的 HBM 堆栈与 GPU 并列放置在硅中介层上，通过中介层布线连接。虽然堆栈本身是 3D 的，但由于与 GPU 并列而非上下堆叠，这种结构被称为 2.5D。在 HBM4 中，GPU 与堆栈之间的接口宽度为 2,048 位，信号从 GPU 芯片边缘的 PHY 出发，经过中介层布线，进入基础芯片。
上方的 DRAM 核心芯片结构相对固定，因为存储数据的电容器阵列占据了大部分面积，因此堆栈中唯一承载逻辑的层就是底部的基础芯片。GPU 与内存之间传输的每个字节都经过这一层，这使得基础芯片的处理能力决定了整个堆栈的带宽和能效，且每一代产品负担都在加重。接口带宽从 HBM3 的 1,024 位翻倍至 HBM4 的 2,048 位，每引脚速率同步提升，信号处理、通道管理和电源管理的复杂度也随之增加。
因此，存储公司在改进 HBM 性能时首先从基础芯片入手，而起点就是其制造工艺。到 HBM3E 为止，基础芯片采用 DRAM 工艺制造，与上方的 DRAM 芯片相同。DRAM 工艺专门优化高电容密度，因此在其上制造逻辑电路会导致芯片面积更大、速度更慢，不如逻辑工艺。基础芯片的工作量每代都在增加，DRAM 工艺无法跟上，因此从 HBM4 开始，基础芯片转向逻辑工艺。
SK 海力士采用台积电 12nm 工艺，三星采用自家代工厂的 4nm 工艺，而美光在 HBM4 中出于成本考虑仍沿用现有 DRAM 工艺，计划从 HBM4E 开始转向台积电逻辑工艺。
不过，即使工艺改变，基础芯片的设计仍属于存储公司，产品仍是符合 JEDEC 规范的标准件。
cHBM
将基础芯片转向逻辑工艺并未消除 HBM 结构固有的问题。GPU 一侧长期面临计算芯片面积不足的问题，其中一部分稀缺面积被数据传输电路（如 HBM 接口和内存控制器）占用。
这就是 cHBM（定制 HBM）概念的起点。
其思路是将 GPU 侧与内存通信的电路下移至基础芯片中，而基础芯片本就位于存储堆叠的正下方。GPU 将省出的面积用于计算，内存相关逻辑运行在数据存储位置的正下方。在同一位置进行预处理或压缩，可减少需要传输至 GPU 的数据量，从而节省功耗。
问题在于，JEDEC 标准基础芯片是所有客户的通用件，没有空间容纳针对特定客户架构的这种重新布局。换句话说，cHBM 就是脱离标准，以定制方式设计基础芯片来构建 HBM。作为补充，业界有时将遵循标准的传统 HBM 称为 sHBM（标准 HBM）。
设计 cHBM 基础芯片有几种方式：从存储公司按客户规格设计，到 ASIC（专用集成电路）合作伙伴（如 Marvell）与三大存储厂商共同定义基础芯片，再到客户直接设计基础芯片逻辑（如 NVIDIA）。
无论哪种形式，存储堆叠与逻辑必须协同工作，客户的电路或设计规格进入基础芯片，因此双方必须从设计初期就坐在一起共同定义规格。
客户的电路被设计进基础芯片意味着什么？
这意味着内存长期以来作为大宗商品的商业模式从这一点开始转变。搭载客户电路的内存是该客户的专用件，无法销售给其他客户；而从客户角度来看，嵌入自身电路的内存也不易更换为其他供应商的产品。从 cHBM 开始，只要规格匹配就能互换的通用品前提不再成立。
memory-on-logic
到了 cHBM 阶段，基础芯片已不像管理内存的芯片，而更像是客户的逻辑芯片。接口归客户所有，控制器也是，剩余区域的功能也归客户。这引发了一个新问题：是否有必要单独制造基础芯片？为何不直接把 GPU 本身（计算芯片）放在基础芯片的位置，将存储直接堆叠在其上方？这种结构就是 memory-on-logic。计算芯片吸收了基础芯片的所有功能，中介层消失，存储堆叠通过 3D 方式直接堆叠在计算芯片上方。
此时连接的物理条件发生了变化。不再通过 2,048 位边缘接口连接 HBM 堆栈和 GPU，而是连接点遍布整个键合界面。垂直键合方法（如 TSV 和混合键合）使连接密度从数万提升至数十万，信号传输距离从中介层布线的毫米级缩短至垂直方向的几十微米。
带宽提升一个数量级，传输每个比特所需的能量也随之变化。2025 年佐治亚理工学院和 SK 海力士的一篇论文分析认为，memory-on-logic 结构的吞吐量可达 2.5D 结构的 64 倍，能效提升 3 倍。这些数字是学术建模，不必当真，但很好地说明了改进方向和幅度。
memory-on-logic 尚未解决的是散热问题。将 DRAM 放置在功耗数百瓦的计算芯片上方，DRAM 会阻挡计算芯片的散热路径，同时自身吸收热量。DRAM 对温度敏感，高温下刷新间隔缩短，可能导致性能下降。最终，如何解决散热问题很可能是决定 memory-on-logic 成败的最大变量。
到目前为止，故事并非始于整个 HBM，而是堆叠底部的一个芯片。
这个基础芯片从 DRAM 工艺转向逻辑工艺（HBM4），客户逻辑移入其中（cHBM），最后客户的计算芯片取代基础芯片的位置（memory-on-logic）。
不过，这一进程不应被视为线性的代际更替。cHBM 是未来几年最现实的商业化路径，而 memory-on-logic 是更激进的结构，只有在散热和良率问题解决后才能成为主流。两者并非立即相互替代，而是可能根据客户的功耗预算、工作负载和封装成本并行采用一段时间。
基础芯片越接近客户的硅芯片，存储业务就越接近定制芯片业务，而……
我认为这正是市场尚未正确理解存储业务上行空间的关键所在。
三大存储厂商目前仍被视为周期股，其股价随比特增长和平均售价波动，而定制化转型带来的收入和利润率结构变化从未出现在财报中，因此也没有机会反映在估值模型中。这一变化的重要性可见一斑，下面将详细阐述商业模式和收入结构如何变化。
2. 从 cHBM 到 memory-on-logic：行业推进的顺序
cHBM 已出现在产品路线图上。NVIDIA 计划于 2028 年推出的 Feynman 代产品多次被提及将应用 cHBM，不过 NVIDIA 尚未官方确认细节，因此最好将其视为该代产品的关键观察点，而非既定事实。三星、SK 海力士和美光均已在官方路线图中列入定制 HBM，Marvell 宣布正在与三大存储厂商共同开发定制 HBM 架构。客户专属基础芯片替代标准基础芯片的转变已进入执行阶段。
在 cHBM 逐步确定路线图的同时，下一阶段——memory-on-logic——也出现了拥有明确量产时间表的案例。
这就是高通在 2026 年 6 月投资者日上发布的 HBC（高带宽计算）。
它还不是市售产品。搭载 HBC Gen1 的 AI250 加速器计划于 2027 年中期推出，Gen2 则列于后续路线图。HBC 属于 memory-on-logic 家族，但所用内存是 LPDDR（低功耗 DDR），而非 HBM，且堆叠下方的芯片是专用的近内存加速器，而非 GPU 本身。
研究一下其结构。高通将 AI 加速器与 SoC 分离。它将 LPDDR 堆叠堆放在分离出的加速器芯片上方，通过 TSV 连接。这个 HBC 单元与 SoC 并排放置在普通有机基板上。没有硅中介层，也没有 CoWoS 等 2.5D 先进封装。这种设计旨在同时绕开两个瓶颈：HBM 供应短缺和先进封装产能短缺。
高通选择 LPDDR 是基于容量和功耗考虑。LPDDR 是专为低功耗设计的 DRAM 家族，因此每个堆叠的功耗负担较小，且易于扩展容量。高通对 memory-on-logic 散热问题的答案就在这里：它没有使用发热量大的 GPU 本身，而是使用了低功耗的专用加速器，同时内存也使用低功耗 LPDDR，因此整个组件在热设计预算内。
高通声称每瓦带宽是 HBM 的 6 倍，每瓦容量是片上 SRAM 的 200 倍。这些数据需要详细的白皮书和实际硬件来验证，但客户端的动向已经出现。
沙特阿拉伯的 Humain 已将搭载 HBC Gen1 的 AI250 机架纳入其部署计划，据报道微软的纳德拉也谈及在 Azure 数据中心部署高通 HBC。一款距离发布还有一年的产品，已经有大基础设施客户和超大规模云服务商的名称围绕它传播，这本身就证明了市场对这种结构的需求。
高通并非唯一向 memory-on-logic 迈进的公司。
有报道称，SK 海力士自 2023 年以来一直在与包括 NVIDIA 在内的几家无晶圆厂公司讨论将 HBM 直接堆叠在处理器上的方法，同时涉及利用台积电晶圆键合技术将内存键合到逻辑晶圆上的制造方案。
台湾 ASIC 设计公司 GUC 提出了 DoL（逻辑上堆叠 DRAM），在逻辑芯片上放置一到四层 DRAM。顶部放置的是 LPDDR 还是 HBM 风格的 DRAM 堆栈，下方逻辑是专用加速器还是 GPU 本身，因案例而异，但方向一致：存储逐渐靠近逻辑，最终堆叠在其上方。
正如所言，存储堆叠在逻辑上方意味着存储与特定客户的芯片融为一体。
从 cHBM 到 memory-on-logic 的进程终点，存储业务将逐步转变为定制芯片业务，而硅谷最近的传闻表明，这一变化已在组织层面开始。
那么从投资角度来看什么最重要？
关键在于，存储公司向定制芯片公司转型如何改变其收入结构，利润沿供应链如何移动，以及通过什么指标追踪这一进程。下面将详细阐述。
Damnang 的 Substack 是读者支持的出版物。若要接收新文章并支持我的工作，可考虑成为免费或付费订阅者。
3. 硅谷的动向
还有一个证据表明 memory-on-logic 是真实趋势。
完整文章可在 Substack 上阅读。
请参阅以下链接。
