ตลาดและรายงานหลายฉบับล่าสุดเริ่มมีมุมมองเชิงลบต่อหน่วยความจำมากขึ้น ข้อโต้แย้งหลักคือคลื่นการเพิ่มกำลังการผลิตที่คาดว่าจะมาถึงในช่วงปี 2027 และ 2028 จะทำให้อุปทานตามทันอุปสงค์ ราคาจะปรับตัวลดลง และการปรับลดเรตติ้งจะตามมา ตามสคริปต์วัฏจักรเดิมๆ
ผมไม่เห็นด้วยกับมุมมองนั้น
ข้อโต้แย้งเชิงลบยังคงมองหน่วยความจำเป็นสินค้าโภคภัณฑ์ แต่ภูมิทัศน์ทางเทคโนโลยีที่อยู่ภายใต้สมมติฐานนั้นกำลังเปลี่ยนแปลงไปในขณะนี้ หากมองหาระดับวิศวกรรมถึงการเปลี่ยนแปลงเชิงโครงสร้างที่กำลังเกิดขึ้นในอุตสาหกรรมหน่วยความจำ จะเห็นได้ชัดว่าสมมติฐานที่ว่า “ไม่ว่าใครจะผลิตก็เป็นชิ้นส่วนมาตรฐานเดียวกัน” ซึ่งเป็นพื้นฐานของข้อโต้แย้งในช่วงพีคของวัฏจักร กำลังใช้ได้น้อยลงเรื่อยๆ กับหน่วยความจำที่กำลังจะมาถึง
ศูนย์กลางของการเปลี่ยนแปลงนี้คือ base die ของ HBM
base die กำลังย้ายไปใช้กระบวนการผลิตแบบลอจิก วงจรของลูกค้าจะถูกย้ายเข้าไปอยู่ในนั้น (cHBM) และในที่สุดหน่วยความจำจะถูกวางไว้บนชิปประมวลผลของลูกค้าโดยตรง (memory-on-logic)
ผมคาดว่าเมื่อถึงจุดสิ้นสุดของวิวัฒนาการนี้ บริษัทหน่วยความจำจะเปลี่ยนจากผู้ผลิตสินค้าโภคภัณฑ์ไปเป็น พันธมิตรด้านซิลิคอนเฉพาะทาง (custom silicon partners) และวิธีการที่บริษัทหน่วยความจำกำลังดำเนินการอยู่ในปัจจุบันก็ชี้ไปในทิศทางนั้น บทความนี้จะอธิบายภูมิหลังทางเทคนิค การดำเนินการจริงที่เกิดขึ้นทั่วทั้งอุตสาหกรรม และการเปลี่ยนแปลงนี้ส่งผลต่อโครงสร้างรายได้และการประเมินมูลค่าของหน่วยความจำอย่างไร ในตอนท้าย คุณจะเข้าใจว่าทำไมผมถึงยังคงมองโลกในแง่ดีต่อหน่วยความจำ และเหตุใดเหตุผลนั้นจึงขึ้นอยู่กับการเปลี่ยนแปลงในโครงสร้างของธุรกิจหน่วยความจำเอง
https://x.com/damnang2/status/2054089498070556846
https://x.com/damnang2/status/2038016806653415929
สารบัญ
- HBM, cHBM, และ memory-on-logic: จำแนกสามโครงสร้าง
- จาก cHBM สู่ memory-on-logic: ลำดับการเคลื่อนตัวของอุตสาหกรรม
- สิ่งที่ซิลิคอนแวลลีย์กำลังได้ยิน
- โครงสร้างรายได้ของหน่วยความจำเปลี่ยนแปลงอย่างไร
- สิ่งที่ต้องจับตามองในมุมมองการลงทุน
ข้อจำกัดความรับผิดชอบ
ตัวเลขและกรอบเวลาในบทความนี้นำมาจากประกาศของบริษัท รายงานสาธารณะ และบทความที่ตีพิมพ์ การตีความตัวเลขเหล่านั้นและมุมมองที่แสดงออกมาในที่นี้เป็นการวิเคราะห์ส่วนตัวของผมทั้งหมด และไม่มีสิ่งใดในที่นี้ถือเป็นคำแนะนำในการซื้อหรือขายหลักทรัพย์ใดๆ ความรับผิดชอบต่อการตัดสินใจลงทุนและผลลัพธ์นั้นขึ้นอยู่กับนักลงทุนแต่ละคน
1. HBM, cHBM, และ memory-on-logic: จำแนกสามโครงสร้าง
HBM
HBM (High Bandwidth Memory) หรือหน่วยความจำแบนด์วิธสูง จะซ้อนชั้นได DRAM สูง 8, 12 หรือ 16 ชั้น และเชื่อมต่อในแนวตั้งด้วย TSV (Through-Silicon Vias) หรือรอยต่อทะลุซิลิคอน ที่ด้านล่างสุดของกองซ้อนคือ base die ซึ่งทำหน้าที่ควบคุมหน่วยความจำ I/O และตรรกะการทดสอบ และทำหน้าที่เป็นประตูที่เชื่อมต่อกองซ้อน DRAM กับโลกภายนอก กองซ้อน HBM ที่ประกอบเสร็จแล้วจะถูกวางไว้ข้างๆ GPU บนซับสเตรตเชื่อมต่อ (interposer) ที่ทำจากซิลิคอน และเชื่อมต่อกับ GPU ผ่านสายไฟของซับสเตรตเชื่อมต่อ โครงสร้างของกองซ้อนนั้นเป็นแบบ 3 มิติ แต่เนื่องจากมันวางเคียงข้างกับ GPU แทนที่จะวางซ้อนทับ จึงเรียกว่าโครงสร้างแบบ 2.5 มิติ ใน HBM4 อินเทอร์เฟซระหว่าง GPU และกองซ้อนมีความกว้าง 2,048 บิต และสัญญาณเหล่านั้นจะออกจาก PHY ที่ขอบของได GPU เดินทางผ่านสายไฟของซับสเตรตเชื่อมต่อ และเข้าไปใน base die
ไดแกน DRAM ที่อยู่ด้านบนนั้นมีโครงสร้างที่ตายตัวเป็นส่วนใหญ่ เนื่องจากอาร์เรย์ของตัวเก็บประจุที่เก็บข้อมูลกินพื้นที่ส่วนใหญ่ ดังนั้นชั้นเดียวในกองซ้อนที่มีตรรกะคือ base die ที่อยู่ด้านล่าง ทุกไบต์ที่เคลื่อนที่ระหว่าง GPU และหน่วยความจำจะผ่านชั้นนี้ ซึ่งทำให้ความสามารถในการประมวลผลของ base die เป็นตัวกำหนดแบนด์วิธและประสิทธิภาพการใช้พลังงานของกองซ้อนทั้งหมด และภาระนี้จะเพิ่มขึ้นตามแต่ละรุ่น อินเทอร์เฟซเพิ่มขึ้นสองเท่าจาก 1,024 บิตใน HBM3 เป็น 2,048 บิตใน HBM4 ความเร็วต่อพินก็เพิ่มขึ้นตามไปด้วย และความซับซ้อนของการประมวลผลสัญญาณ การจัดการช่องสัญญาณ และการจัดการพลังงานก็เพิ่มขึ้นตามแต่ละขั้นตอน
ด้วยเหตุนี้ บริษัทหน่วยความจำจึงทำงานบน base die ก่อนเมื่อต้องปรับปรุงประสิทธิภาพของ HBM และจุดเริ่มต้นคือกระบวนการที่ใช้สร้างมัน จนถึง HBM3E base die ถูกผลิตด้วยกระบวนการ DRAM เช่นเดียวกับได DRAM ที่อยู่ด้านบน กระบวนการ DRAM นั้นเชี่ยวชาญด้านความหนาแน่นของตัวเก็บประจุสูง ดังนั้นการใส่วงจรลอจิกลงไปจะทำให้ได้สิ่งที่ใหญ่กว่าและช้ากว่าลอจิกเดียวกันที่สร้างบนกระบวนการลอจิก งานที่ base die ต้องทำเพิ่มขึ้นทุกๆ รุ่น และกระบวนการ DRAM ไม่สามารถตามทันได้ ดังนั้นตั้งแต่ HBM4 เป็นต้นไป base die จึงเริ่มย้ายไปใช้กระบวนการลอจิก
SK hynix สร้างบนกระบวนการ 12nm ของ TSMC และ Samsung บนกระบวนการ 4nm ของโรงหล่อของตัวเอง ในขณะที่ Micron เพียงผู้เดียวที่ยังคงใช้ base die บนกระบวนการ DRAM ที่มีอยู่จนถึง HBM4 ด้วยเหตุผลด้านต้นทุน และวางแผนจะย้ายไปใช้กระบวนการลอจิกของ TSMC ตั้งแต่ HBM4E
อย่างไรก็ตาม แม้จะมีการเปลี่ยนกระบวนการ การออกแบบ base die นี้ยังคงเป็นของบริษัทหน่วยความจำ และผลิตภัณฑ์ยังคงเป็นชิ้นส่วนมาตรฐานที่สอดคล้องกับข้อกำหนด JEDEC
cHBM
การย้าย base die ไปใช้กระบวนการลอจิกไม่ได้ขจัดปัญหาที่มีอยู่ในโครงสร้าง HBM ออกไป ฝั่ง GPU ขาดแคลนพื้นที่ไดสำหรับการคำนวณอยู่เรื่อยๆ และพื้นที่ที่ขาดแคลนส่วนหนึ่งถูกใช้ไปกับวงจรที่เคลื่อนย้ายข้อมูล เช่น อินเทอร์เฟซ HBM และตัวควบคุมหน่วยความจำ
นี่คือจุดเริ่มต้นของแนวคิด cHBM (custom HBM) หรือ HBM แบบกำหนดเอง
แนวคิดคือการย้ายวงจรที่อยู่ฝั่ง GPU ซึ่งสื่อสารกับหน่วยความจำลงไปใน base die ซึ่งอยู่ใต้กองซ้อนหน่วยความจำอยู่แล้ว จากนั้น GPU จะใช้พื้นที่ที่ว่างนั้นสำหรับการประมวลผล และตรรกะที่เกี่ยวข้องกับหน่วยความจำจะทำงานอยู่ใต้ตำแหน่งที่เก็บข้อมูลโดยตรง หากจัดการการประมวลผลล่วงหน้าหรือการบีบอัดในจุดเดียวกันนั้น ปริมาณข้อมูลที่ต้องเดินทางไปยัง GPU ก็จะลดลง ซึ่งช่วยประหยัดพลังงานเช่นกัน
ข้อเสียคือ base die ที่เป็นมาตรฐาน JEDEC เป็นตัวส่วนร่วมสำหรับลูกค้าทุกราย จึงไม่มีพื้นที่สำหรับการย้ายตำแหน่งประเภทนี้ที่ปรับแต่งให้เหมาะกับสถาปัตยกรรมเฉพาะของลูกค้า กล่าวอีกนัยหนึ่ง cHBM คือแนวทางที่ออกจากมาตรฐานและออกแบบ base die ในลักษณะที่กำหนดเองเพื่อสร้าง HBM อีกนัยหนึ่ง อุตสาหกรรมบางครั้งเรียก HBM ทั่วไปที่ปฏิบัติตามมาตรฐานว่า sHBM (standard HBM)
มีหลายวิธีในการออกแบบ base die ของ cHBM ตั้งแต่บริษัทหน่วยความจำออกแบบตามข้อกำหนดของลูกค้า ไปจนถึงพันธมิตร ASIC (Application-Specific Integrated Circuit) เช่น Marvell ที่กำหนด base die ร่วมกับผู้ผลิตหน่วยความจำสามราย ไปจนถึงลูกค้าออกแบบตรรกะของ base die โดยตรง เช่นเดียวกับที่ NVIDIA ทำ
ในทุกรูปแบบ กองซ้อนหน่วยความจำและลอจิกต้องทำงานเป็นหนึ่งเดียวกัน และข้อกำหนดการออกแบบหรือวงจรของลูกค้าจะเข้าสู่ base die ดังนั้นทั้งสองฝ่ายจึงไม่มีทางเลือกนอกจากต้องนั่งทำงานร่วมกันและกำหนดข้อกำหนดตั้งแต่ขั้นตอนแรกสุดของการออกแบบ
ความหมายของวงจรของลูกค้าบางส่วนที่ถูกออกแบบลงใน base die คืออะไร
มันหมายความว่าโมเดลธุรกิจของหน่วยความจำ ซึ่งถูกมองว่าเป็นสินค้าโภคภัณฑ์มาอย่างยาวนาน เริ่มเปลี่ยนจากจุดนี้ HBM ที่มีวงจรของลูกค้าอยู่ภายในนั้นคือชิ้นส่วนเฉพาะของลูกค้ารายนั้นและไม่สามารถขายให้ผู้อื่นได้ และจากฝั่งลูกค้า หน่วยความจำที่มีวงจรของตัวเองฝังอยู่ก็ไม่สามารถเปลี่ยนไปใช้ผลิตภัณฑ์ของซัพพลายเออร์รายอื่นได้ง่ายๆ สมมติฐานเรื่องสินค้าโภคภัณฑ์ที่ว่าชิ้นส่วนของใครก็ใช้แทนกันได้ตราบใดที่สเปคตรงกันนั้นจะใช้ไม่ได้อีกต่อไปตั้งแต่ cHBM เป็นต้นไป
memory-on-logic
เมื่อถึงจุดของ cHBM base die จะดูเหมือนชิปสำหรับจัดการหน่วยความจำน้อยลง และดูเหมือนชิปตรรกะของลูกค้ามากขึ้น อินเทอร์เฟซเป็นของลูกค้า คอนโทรลเลอร์ก็เช่นกัน และฟังก์ชันต่างๆ ที่เติมเต็มพื้นที่ที่เหลือก็เช่นกัน นั่นทำให้เกิดคำถามใหม่ มีเหตุผลที่จะต้องสร้าง base die แยกต่างหากอีกหรือไม่ ทำไมไม่วาง GPU ที่แท้จริง ซึ่งก็คือไดประมวลผล ในตำแหน่งของ base die และซ้อนหน่วยความจำทับลงไปเลย โครงสร้างนั้นคือ memory-on-logic ไดประมวลผลจะดูดซับทุกอย่างที่ base die เคยทำ ซับสเตรตเชื่อมต่อจะหายไป และกองซ้อนหน่วยความจำจะถูกซ้อนในแบบ 3 มิติโดยตรงบนไดประมวลผล
ณ จุดนี้ สภาพทางกายภาพของการเชื่อมต่อจะเปลี่ยนไป แทนที่จะเชื่อมต่อกองซ้อน HBM และ GPU ผ่านอินเทอร์เฟซขอบกว้าง 2,048 บิต จุดเชื่อมต่อจะกระจายไปทั่วอินเทอร์เฟซที่ถูกยึดติดกันทั้งหมด วิธีการยึดติดในแนวตั้ง เช่น TSV และการยึดติดแบบไฮบริด (hybrid bonding) จะเพิ่มความหนาแน่นของการเชื่อมต่อจากหมื่นเป็นแสน และระยะทางที่สัญญาณเดินทางจะลดลงจากมิลลิเมตรของสายไฟซับสเตรตเชื่อมต่อ เหลือเพียงสิบไมโครเมตรในแนวตั้ง
แบนด์วิธเปลี่ยนแปลงไปตามลำดับความสำคัญ และพลังงานที่จำเป็นในการเคลื่อนย้ายหนึ่งบิตก็เปลี่ยนไปเช่นกัน บทความในปี 2025 จาก Georgia Tech และ SK hynix วิเคราะห์โครงสร้าง memory-on-logic ว่าสามารถให้ปริมาณงานสูงถึง 64 เท่า และประสิทธิภาพการใช้พลังงานดีขึ้น 3 เท่า เมื่อเทียบกับโครงสร้าง 2.5 มิติ ตัวเลขเหล่านี้เป็นแบบจำลองทางวิชาการและไม่จำเป็นต้องยึดถือตามนั้น แต่เป็นตัวอย่างที่ดีของทิศทางและขนาดของการปรับปรุง
ปัญหาที่ยังไม่ได้รับการแก้ไขของ memory-on-logic คือความร้อน การวาง DRAM ไว้บนไดประมวลผลที่กินไฟหลายร้อยวัตต์จะทำให้ DRAM ปิดกั้นเส้นทางระบายความร้อนของไดประมวลผลในขณะที่ดูดซับความร้อนนั้นเอง และ DRAM ซึ่งไวต่ออุณหภูมิ จะเห็นช่วงเวลารีเฟรชสั้นลงเมื่ออยู่ภายใต้ความร้อน ซึ่งเปิดทางให้ประสิทธิภาพลดลง ในท้ายที่สุด วิธีแก้ปัญหาความร้อนนี้มีแนวโน้มว่าจะเป็นตัวแปรที่ใหญ่ที่สุดเพียงตัวเดียวที่กำหนดความสำเร็จของ memory-on-logic
เรื่องราวจนถึงตอนนี้ไม่ได้เริ่มต้นที่ HBM ทั้งก้อน แต่เริ่มต้นที่ไดเดี่ยวๆ ที่ด้านล่างสุดของกองซ้อน
base die นั้นย้ายจากกระบวนการ DRAM ไปสู่กระบวนการลอจิก (HBM4) ตรรกะของลูกค้าเคลื่อนย้ายเข้าไปในนั้น (cHBM) และในที่สุดตำแหน่งของ base die ก็ถูกแทนที่ด้วยไดประมวลผลของลูกค้า (memory-on-logic)
อย่างไรก็ตาม วิวัฒนาการนี้ไม่จำเป็นต้องถูกมองว่าเป็นการทดแทนรุ่นต่อรุ่นแบบเส้นตรง cHBM เป็นเส้นทางเชิงพาณิชย์ที่สมจริงที่สุดในอีกไม่กี่ปีข้างหน้า ในขณะที่ memory-on-logic เป็นโครงสร้างที่รุนแรงกว่าซึ่งจะเข้าสู่กระแสหลักได้ก็ต่อเมื่อปัญหาเรื่องความร้อนและอัตราผลผลิตได้รับการแก้ไขแล้ว แทนที่จะแทนที่กันในทันที โครงสร้างทั้งสองมีแนวโน้มที่จะถูกนำมาใช้ควบคู่กันไปอีกระยะหนึ่ง ขึ้นอยู่กับงบประมาณด้านพลังงาน ปริมาณงาน และต้นทุนบรรจุภัณฑ์ของลูกค้า
ยิ่ง base die เข้าใกล้ซิลิคอนของลูกค้ามากเท่าไร ธุรกิจหน่วยความจำก็ยิ่งเข้าใกล้ธุรกิจซิลิคอนเฉพาะทางมากขึ้นเท่านั้น และ....
ผมคิดว่านี่คือประเด็นที่ตลาดยังเข้าใจผิดเกี่ยวกับศักยภาพ upside ของธุรกิจหน่วยความจำ
ผู้ผลิตหน่วยความจำทั้งสามรายยังคงถูกประเมินมูลค่าเป็นหุ้นวัฏจักรที่เคลื่อนไหวตามการเติบโตของจำนวนบิตและราคาขายเฉลี่ย และการเปลี่ยนแปลงในโครงสร้างรายได้และอัตรากำไรที่การเปลี่ยนผ่านสู่การผลิตแบบกำหนดเองจะก่อให้เกิดขึ้นนั้นไม่เคยปรากฏในตัวเลขที่รายงานมาก่อน ดังนั้นจึงไม่มีโอกาสที่จะถูกสะท้อนในแบบจำลองการประเมินมูลค่า นั่นคือความสำคัญของการเปลี่ยนแปลงนี้ และวิธีการที่โมเดลธุรกิจและโครงสร้างรายได้เปลี่ยนแปลงไปนั้นจะถูกกล่าวถึงโดยละเอียดด้านล่าง
2. จาก cHBM สู่ memory-on-logic: ลำดับการเคลื่อนตัวของอุตสาหกรรม
cHBM ปรากฏอยู่ในแผนงานผลิตภัณฑ์แล้ว การประยุกต์ใช้ cHBM ถูกพูดถึงอย่างต่อเนื่องสำหรับ NVIDIA รุ่น Feynman ที่มีกำหนดเปิดตัวในปี 2028 แม้ว่า NVIDIA จะยังไม่ยืนยันรายละเอียดอย่างเป็นทางการ ดังนั้นจึงควรถือเป็นประเด็นสำคัญที่ต้องจับตามองสำหรับรุ่นนั้น มากกว่าจะเป็นข้อเท็จจริงที่แน่นอน Samsung, SK hynix และ Micron ต่างก็วาง HBM แบบกำหนดเองไว้ในแผนงานอย่างเป็นทางการของตน และ Marvell ได้ประกาศว่ากำลังร่วมพัฒนาสถาปัตยกรรม HBM แบบกำหนดเองกับผู้ผลิตหน่วยความจำทั้งสามราย การเปลี่ยนจาก base die มาตรฐานไปเป็น base die เฉพาะของลูกค้าได้เข้าสู่ขั้นตอนการดำเนินการแล้ว
ในขณะที่ cHBM กำลังเข้าสู่แผนงาน ขั้นตอนถัดไปอย่าง memory-on-logic ก็ได้กรณีศึกษาของตัวเองที่มีกรอบเวลาการผลิตเปิดเผยแล้ว
นั่นคือ HBC (High Bandwidth Compute) ของ Qualcomm ซึ่งเปิดตัวในวันนักลงทุนเดือนมิถุนายน 2026
ยังไม่ใช่ผลิตภัณฑ์ที่วางจำหน่ายในตลาด ตัวเร่ง AI250 ที่มาพร้อม HBC Gen1 มีกำหนดเปิดตัวในช่วงกลางปี 2027 โดยมี Gen2 อยู่ในแผนงานถัดไป HBC อยู่ในตระกูล memory-on-logic แต่หน่วยความจำที่ใช้คือ LPDDR (Low Power DDR) และไดที่วางอยู่ใต้กองซ้อนนั้นเป็นตัวเร่งความเร็วใกล้หน่วยความจำโดยเฉพาะ ไม่ใช่ GPU ตัวหลัก
ลองพิจารณาโครงสร้าง Qualcomm แยกตัวเร่ง AI ออกจาก SoC มันซ้อนกองซ้อน LPDDR ไว้บนไดเร่งความเร็วที่แยกออกมา และเชื่อมต่อพวกมันด้วย TSV ตัว HBC unit นี้และ SoC จะวางเคียงข้างกันบนซับสเตรตอินทรีย์ธรรมดา ไม่มีซับสเตรตเชื่อมต่อซิลิคอน และไม่มีบรรจุภัณฑ์ขั้นสูงแบบ 2.5D เช่น CoWoS การออกแบบนี้มีจุดมุ่งหมายเพื่อเลี่ยงคอขวดสองอย่างพร้อมกันคือ การขาดแคลนอุปทาน HBM และการขาดแคลนกำลังการผลิตบรรจุภัณฑ์ขั้นสูง
Qualcomm เลือก LPDDR ด้วยเหตุผลด้านความจุและพลังงาน LPDDR เป็นตระกูล DRAM ที่ออกแบบมาเพื่อใช้พลังงานต่ำ ดังนั้นภาระพลังงานต่อกองซ้อนจึงเล็กน้อยและเอื้อต่อการขยายความจุ คำตอบของ Qualcomm สำหรับปัญหาความร้อนของ memory-on-logic อยู่ตรงนี้ แทนที่จะใช้ GPU ร้อนๆ ตัวหลัก มันวางตัวเร่งเฉพาะทางที่ใช้พลังงานต่ำไว้ด้านล่าง และใช้ LPDDR ที่ใช้พลังงานต่ำสำหรับหน่วยความจำด้วย ดังนั้นทั้งหมดจึงอยู่ภายใต้งบประมาณด้านความร้อน
Qualcomm อ้างว่ามีแบนด์วิธต่อวัตต์มากกว่า HBM ถึง 6 เท่า และความจุต่อวัตต์มากกว่า SRAM บนชิปถึง 200 เท่า ตัวเลขที่กล่าวอ้างจะต้องได้รับการยืนยันจากเอกสารไวท์เปเปอร์โดยละเอียดและฮาร์ดแวร์จริง แต่การเคลื่อนไหวจากฝั่งลูกค้าก็ปรากฏให้เห็นแล้ว
Humain แห่งซาอุดีอาระเบียได้รวมแร็ค AI250 ที่มาพร้อม HBC Gen1 ไว้ในแผนการปรับใช้ของตน และตามรายงานระบุว่า Nadella ของ Microsoft ก็พูดถึงการปรับใช้ Qualcomm HBC ในศูนย์ข้อมูล Azure ด้วยเช่นกัน การที่ผลิตภัณฑ์ที่ยังห่างจากการเปิดตัวอีกหนึ่งปีมีชื่อของลูกค้าโครงสร้างพื้นฐานรายใหญ่และผู้ให้บริการคลาวด์รายใหญ่หมุนเวียนอยู่รอบตัวมันนั้น เป็นหลักฐานยืนยันถึงความต้องการโครงสร้างนี้
Qualcomm ไม่ใช่รายเดียวที่เคลื่อนไปสู่ memory-on-logic
มีรายงานว่า SK hynix ได้หารือมาตั้งแต่ปี 2023 เกี่ยวกับวิธีการซ้อน HBM โดยตรงบนโปรเซสเซอร์กับบริษัทไร้โรงงานหลายแห่ง รวมถึง NVIDIA และแนวทางการผลิตที่ยึดติดหน่วยความจำบนเวเฟอร์ลอจิกโดยใช้การยึดติดเวเฟอร์ของ TSMC ก็ถูกพูดถึงควบคู่กันไป
GUC บริษัทออกแบบ ASIC ในไต้หวัน ได้เสนอ DoL (DRAM-on-Logic) โดยวาง DRAM หนึ่งถึงสี่ชั้นบนลอจิก ไม่ว่าจะเป็น LPDDR หรือกองซ้อน DRAM แบบ HBM ที่วางอยู่ด้านบน และไม่ว่าลอจิกที่อยู่ด้านล่างจะเป็นตัวเร่งเฉพาะทางหรือ GPU ตัวหลัก ก็แตกต่างกันไปในแต่ละกรณี แต่ทิศทางนั้นเหมือนกันในทุกกรณี นั่นคือหน่วยความจำเคลื่อนเข้าใกล้ลอจิกมากขึ้นเรื่อยๆ จนกระทั่งในที่สุดมันก็วางซ้อนทับบนลอจิก
และดังที่ได้กล่าวไว้ หน่วยความจำที่วางซ้อนทับบนลอจิกหมายถึงหน่วยความจำกลายเป็นหนึ่งเดียวกับชิปของลูกค้าเฉพาะราย
ในตอนท้ายของวิวัฒนาการนี้จาก cHBM สู่ memory-on-logic ธุรกิจหน่วยความจำจะค่อยๆ เปลี่ยนเป็น ธุรกิจซิลิคอนเฉพาะทาง และสิ่งที่ซิลิคอนแวลลีย์ได้ยินเมื่อเร็วๆ นี้บ่งชี้ว่าการเปลี่ยนแปลงได้เริ่มขึ้นในระดับองค์กรแล้ว
แล้วอะไรที่สำคัญจากมุมมองการลงทุน
มันคือการที่การเปลี่ยนแปลงนี้ไปสู่บริษัทหน่วยความจำที่กลายเป็นบริษัทซิลิคอนเฉพาะทาง จะเปลี่ยนโครงสร้างรายได้ของพวกเขาอย่างไร กำไรเคลื่อนไปที่ไหนในห่วงโซ่อุปทาน และจะติดตามความคืบหน้าจากอะไร สิ่งเหล่านี้คือสิ่งที่ต้องมุ่งเน้น สิ่งที่ตามมาด้านล่างจะกล่าวถึงรายละเอียด
Damnang’s Substack เป็นสิ่งพิมพ์ที่ได้รับการสนับสนุนจากผู้อ่าน หากต้องการรับโพสต์ใหม่และสนับสนุนงานของฉัน โปรดพิจารณาเป็นสมาชิกฟรีหรือเสียค่าสมาชิก
3. สิ่งที่ซิลิคอนแวลลีย์กำลังได้ยิน
ยังมีหลักฐานอีกชิ้นหนึ่งที่แสดงว่า memory-on-logic เป็นแนวโน้มที่แท้จริง
บทความเต็มมีให้อ่านบน Substack
โปรดดูที่ลิงก์ด้านล่าง
